ропроцессора и ПЗУ системы. Структурная схема связи памяти ПЗУо-ПЗУз с шинами показана на рис. 3.12. Ниже будет объясняться принцип действия представленной на этом рисунке схемы.

Отметим, что на схеме линии адреса ВАо-ВАд соединяются с соответствующими адресными выводами Ао-Ад четырех устройств ППЗУ типа 2708. Подобный способ соединения выводов

с адресной шины микропроцессора

D 7442 4 5 6

0000-03 FF

0400-07FF

0800-0BFF

0C00-0FFF

1000-13FF

1400-I7FF

Линии выбора памяти

Линии активны В состоянии логического О

Рис. 3.11. Схема образования сигналов на линиях выбора памяти, в которой используется простой дешифратор 7442.

называют соединением в виде дейзи-цепочки. Также отметим, что выводы, используемые для выдачи данных четырех ПЗУ, связаны по принципу дейзи-цепочки с соответствующими линиями шины данных.

Вследствие того что выводы ПЗУ связаны по принципу дейзи-цепочки, попытка вывода в одно и то же время данных более чем из одного ПЗУ привела бы к непоправимым ошибкам. Такая ситуация известна как конфликт на шине данных . Конфликт на шине данных происходит, когда в некоторый момент времени на линии шины данных поступает более чем один набор выходных сигналов. В действительности два выходных сигнала различных активных устройств поступают почти одновременно. Такая ситуация в системе является недопустимой.

Для предотвращения конфликта на шине данных между четырьмя модулями ПЗУ система в некоторый данный момент времени открывает только один модуль ПЗУ. Эта функция линии выбора памяти рассматривалась раньше. Для этой системы линии выбора памяти в активном состоянии имеют уровень логического 0. Однако для других систем могут быть приняты иные соглашения.

Линии выбора памяти имеют обозначения MSo-MS3. Сигналы на этих линиях являются входными сигналами для двух-

S khhebodhwrnedjoda

II I . -.

U- LL

>> I о го о

с о OJ о о

а q а d а а q о

< t <<<<<<<<

tj IN V ч >ij со О)

<<<<<< <<< -с

Qq а d q а а о

cd сп ш а cd Ш cd щ

. r-C-Jt-t 1 со О)

<<<<<<<<<

<<<<<<<<<< ш cd cd сп an cd 01 ш л

adadaaaa

CDmcomCDCDCDCO

qooqqclcld

О - сч 01

<<<<<<<<<<

(Ч -t Ш <0 М О)

<<<<<<

а qdqqddd

ш ш m ш ш ш ш ш

1 gl 1 1 1 1

<<<<<<<<<<

<<<< <<<< <<

ш ш са сп шштш шсо

ППППП.РП

UUUUUUUUUUU LL-ji.

<<<<<<< qqqq

< m U Q

г < < <

ш ш щ

>.

а> о

а, о

с .

входовых схем ИЛИ типа 74LS32, показанных на рис. 3.12. Когда сигнал MEMR, подаваемый по шине управления, имеет логическое значение О, тогда на выходе схемы ИЛИ, на вход которой подается сигнал выбора памяти, имеющий логическое значение О, будет сформирован сигнал уровня логического 0. Состояние логического О на выходе схемы ИЛИ теперь обеспечивает сигнал выбора кристалла в выбранном ПЗУ. Когда входной сигнал выбора кристалла ПЗУ имеет значение логического О, выходные сигналы ПЗУ поступают на шину данных. Выходы других ПЗУ, на входах которых сигналы выбора кристалла имеют логические значения, равные 1 (пассивное состояние), находятся в состоянии высокого сопротивления. Когда выход находится в состоянии высокого сопротивления, он не будет оказывать влияния на какие-либо другие связанные с ним выходы.

Используя вывод выбора кристалла на устройстве памяти, выходы устройств памяти можно соединять по принципу дейзи-цепочки. Например, допустим, что микропроцессорная система выполняет операцию чтения из памяти по адресу 0409i6. Дешифрирование сигналов, поступающих по шине адреса, приведет к выбору ПЗУ. Линия выбора MSi - вывод 2 устройства 74LS42 на рис. 3.12 - примет значение логического 0. Тем самым будет установлено состояние логического О на выходе 4 схемы 74LS32. Только одна из четырех схем ИЛИ, а именно схема ИЛИ с выводом 4, имеет логическое значение О на этом выводе. Теперь лишь одна эта схема подготовлена к отпиранию. Мы говорим, что схема подготовлена к отпиранию , так как для ее отпирания должен быть подан соответствующий управляющий сигнал. Для отпирания схемы ИЛИ шина управления должна сформировать и подать на соответствующую схему ИЛИ сигнал управления чтением нз памяти. Микропроцессор будет подавать сигнал управления чтением из памяти в соответствующий момент после истечения времени доступа к данным, находящимся в памяти. В это время на выводе 20 ПЗУ1 устройства 2708 сигнал выбора кристалла будет иметь уровень логического 0. Теперь выбранные из ПЗУ данные через внутренние логические схемы ППЗУ типа 2708 поступят на шину данных.

После выполнения за соответствующее время чтения данных из ПЗУ1 типа 2708 микропроцессор переведет шину управления в нерабочее состояние путем подачи сигнала, имеющего логическое значение 1, на линию управления чтением из памяти. Подобные действия выполняются каждый раз, когда микропроцессор выполняет операцию чтения данных из ПЗУ. Когда мы рассматривали действия, связанные с процессом чтения данных из ПЗУ, стали очевидными некоторые особенности этого процесса. Рассмотрим их. При этом не будем касаться проблемы получения всех синхронизирующих импульсов, так как мик-

ропроцессор сам обеспечивает синхронизацию при образовании адреса и формировании сигналов управления. При использовании микропроцессоров с 3 шинами существует сложная проблема обеспечения корректной работы всех схем дешифраторов.

Комбинационные логические схемы дешифрации сигналов, образуемые микропроцессором, должны предотвращать возможные появления конфликтов на шинах. Не исключено, что потребуется подключить микропроцессор к памяти, для которой время доступа к даным больше, чем время, выделяемое для этого действия микропроцессором. Такую задачу можно решить. Однако в большинстве случаев приходится использовать ПЗУ, для которых время доступа к данным меньше, чем время, выделяемое для этого микропроцессором. В последнем случае задача проектирования состоит в разработке простого дешифратора с использованием статических комбинационных логических схем. В гл. 6 для каждого рассматриваемого микропроцессора будет изучаться интерфейс устройств памяти, которые требуют для доступа к данным больше времени, чем выделяемое для этого микропроцессором.

После более подробного ознакомления с вопросами интерфейса ПЗУ в микропроцессорных системах будут рассмотрены некоторые популярные методы решения задачи дешифрации. Тогда, применяя испытанные методы, мы будем в состоянии быстро и уверенно проектировать простые микропроцессорные системы. Не следует думать, что методы дешифрации, изложенные в этой книге, отражают современный уровень достижений в этой области. Представленные здесь методы будут способствовать пониманию основных принципов. Эти методы пригодны для практического использования. Однако, уделив этой задаче больше внимания, с целью сокращения объема оборудования можно разработать другие рациональные методы дешифрации.

3.8.

Интерфейс ОЗУ

Для выполнения различных функций в микропроцессорных системах используется несколько ОЗУ. В процессе выполнения программы ОЗУ используется для временного хранения данных и, когда используются подпрограммы, для временного сохранения адресов возврата. Далее будем рассматривать интерфейс трех типов статических ОЗУ в микропроцессорных системах с 3 шинами.

Известны два типа статических ОЗУ: ОЗУ с раздельными входом и выходом и ОЗУ с совмещенными входом и выходом. ОЗУ с раздельными входом и выходом имеют на устройстве два вывода -один для ввода данных, другой для вывода данных. ОЗУ с общим входом и выходом имеет один вывод для ввода и вывода данных. Сначала рассмотрим, как микропроцессор под-

ключается к ОЗУ с раздельными входом и выходом, затем обсудим вопрос подключения микропроцессора к ОЗУ с общим входом и выходом.

Интерфейс ОЗУ в микропроцессорных системах с 3 шинами опишем следующим образом. Сначала вспомним, что микропроцессор должен иметь возможность записывать данные в память и выводить данные из памяти. Микропроцессор выдает данные, записываемые в память, на шину данных. Данные, подлежащие выводу из памяти, выводятся на шину данных с помощью ОЗУ. Это означает, что шина данных должна иметь электрический тракт как для ввода данных в ОЗУ, так и для вывода данных из ОЗУ. Указанные связи показаны на рис. 3.13. В течение цикла записи в память входы ОЗУ связываются с шиной данных, а в течение цикла чтения из памяти выходы ОЗУ связываются с шиной данных. Заметим, что при такой схеме подключения ОЗУ данные могут передаваться по не предназначенному для них тракту, если он окажется открытым, и тогда возможна конфликтная ситуация на шине данных. Такая неприятная ситуация может произойти, потому что выходы ОЗУ соединены непосредственно с шиной данных и могут находиться в активном состоянии, в то время как микропроцессор через соответствующие входы ОЗУ попытается выполнить запись данных в память. Это показано в общих чертах на пояснительном рис. 3.14.

При использовании памяти с раздельными входом и выходом для предотвращения возможного конфликта на шине данных может быть использован следующий способ. (Заметим, однако, что рассматриваемый ниже способ предотвращения конфликта нет необходимости использовать, когда в качестве ОЗУ с раздельными входом и выходом выбраны устройства, имеющие внутренние схемы для реализации интерфейса ОЗУ с раздельными входом и выходом в микропроцессорных системах с 3 шинами.) Если понять принципы подключения ОЗУ с раздельными входом и выходом типа 2102 к микропроцессору в системе с 3 шинами, то подключение других аналогичных устройств памяти не вызовет затруднений. При использовании такого .устройства памяти, как ОЗУ 2102 на время записи данных в память, необходимо отключить выходы ОЗУ от шины данных. Для этого воспользуемся устройством, которое называют буфером с тремя состояниями. Его входы соединяются с выходами памяти, а выходы - с шиной данных. Схема включения буфера показана на рис. 3.15.

Дальнейшее обсуждение будем вести на примере буфера с тремя состояниями типа 74LS367, схема включения которого показана на рис. 3.16. Это не единственное устройство, способное выполнить требуемые функции. Оно выбрано для конкретности изложения. Буфер с тремя состояниями блокируется (пе-

Рис. 3.13. Схема связи шины данных с устройством памяти, имеющим раздельные вход и выход.

Шина данных

Рис. 3.14. Схема связи устройства памяти с шиной данных, при которой возможен конфликт на шине данных. Кружком на схеме отмечена точка возникновения конфликта на шине данных.

Вводимые данные

Память с раздельными входом и выходом /

еу-л-

V Выходные данные Возможен конфликт на шине

Рис. 3.15. Включение буфера с тремя состояниями на выходе ОЗУ. Когда шина данных управляется микропроцессором (запись данных в ОЗУ), выход ОЗУ отключается от шины данных. Это исключает возможность возникновения конфликта на шнне данных.

Память с раздельными входом и выходом

Ввод данных

Вывод данных \ I

\ Буфер с тремя устойчивыми состояниями Подача уровня логического О разрешает вывод данных из памяти иа шину данных