Глава 4

+5 В через согласующие резисторы PR1-PR5. Поскольку линия Яо не соединена с помощью ключа ни с одной вертикальной линией, ни на одной выходной линии не может быть уровня напряжения, соответствующего логическому 0.

Аналогично система будет реагировать на установку уровня логического О на входных линиях Ro, Ri, r2 и R4. Однако, когда на горизонтальной линии R3 будет установлен уровень логического О, произойдет следующее. На выходной линии Q также установится уровень логического 0. Это объясняется наличием электрического тракта через ключ R3C2. Он образован вертикальной линией Сг, замкнутым ключом и горизонтальной линией Rs. После того как система обнаруживает уровень логического О на какой-нибудь вертикальной линии, она определяет ключ, замыкание которого обусловило это событие.

Система определяет координаты замкнутого ключа путем электрического запоминания номера горизонтальной линии, установленной в состояние логического О, и посредством логического определения номера вертикальной линии, имеющей уровень логического 0. Ниже в этой главе будут рассмотрены существующие программные средства, необходимые для выполнения описанных действий.

4.3. Сигналы горизонтальных линий

Теперь рассмотрим, как на входных линиях по способу взаимного исключения устанавливаются уровни логического 0. Для того чтобы на входных линиях установить уровень логлческо-. го О, к клавишному устройству ввода подключается восьмиразрядный фиксатор 74LS374, имеющий на рис. 4.4 обозначение IC5. Сигналы на вход этого фиксатора поступают с шины дан ных. Соответствующие входы обозначены на схеме через BDo- BD4. Между линиями шины данных и входными линиям матрицы клавишного пульта установлено следующее соответствие: BDo-Ro, BDi-Ri, BD2-R2, BDs-R3, BD4-R4. Микропроцессор формирует слово, логические значения разрядов которого определят уровни сигналов на входах клавищного пульта, и записывает образованное слово через шину данных в фиксатор 74LS374.

Запись производится, когда система , выполняет операцию вывода. Напомним, что при этом она производит следующие действия:

1. Адрес устройства вывода подается на адресную шину.

2. Выводимые данные подаются на шину данных.

3. По шине управления подается сигнал BIOW-Рассмотрим, используя схему, представленную на рис. 4.4,

как аппаратно реализуется каждое из трех указанных действий.; Сначала адрес устройства вывода устанавливается равным

FE . Схема дешифрирования адреса показана на рис. 4.5, который является фрагментом рис. 4.4. Из рИс. 4.5 видно, что схема дешифратора адреса реализуется в виде простого комбинационного логического блока. Обеспечивающего дешифрирование 8-рйзрядного кода, поступающего с шины адреса. Комбинацйон? ная схема конструируется для дешифрирования кода till (РЕ). На выходе схемы 74LS32, показанной на рис. 4.5, уровень

ВА,-ВАб--BAs-ВА,-

74LS20

г>

74LS32

1 -Сигнал выбора порта, ~~Л \ о Уровень логического О ---< активный. Код выбора

порта FE

Рис. 4.5. Схема дешифрирования кода выбора порта FE (фрагмент схемы, представленной на рис. 4.4).

логического О может быть только тогда, когда все восемь разрядов кода на шине адреса совпадают с соответствующими разрядами кода FE. ВыводЗ схемы IC3 называется линией выбора порта. На этой линии появляется уровень лотичШсшОТТсаадый раз, как только логическая схема дешифрирования кода выбора порта обнаруживает правильную комбинацию значений двоич ных разрядов на восьми младших линиях шины адреса. На этом вопросе стоит сосредоточить внимание, так как.он иногда не. рассматривается в начальных курсах по микропроцессорным стшмаи. Дело в том, что линия выбора порта может быть ак-тивШ даже тогда, когда система, не связана с устройством вывода.

В подтверждение сказанного рассмотрим следующий пример. Допустим, система читала данные из ячейки памяти с адресом FE. Чтобы активизировать линию выбора порта ЕЕ , шина адреса должна содержать правильную логическую комбинацию. По этой причине события в микропроцессорной системе должны квалифицироваться шийой управления. Если же ддй.квалификации событий шина управления не используется, то связаться с выбранными устройствами в определенный момент не будет возможности. Этот факт важно учитывать, когда рассмат-

риваются логические сигналы в системах, управляемых микропроцессором. Сигнал на линии выбора порта может появиться тогда, когда система связана с другими устройствами. Такая ситуация может показаться непонятной, особенно если наблюдение ведется с помощью осциллографа и на его экране обнаруживается; что линия выбора порта активизирована, хотя система, казалось бы, ксвязи с устройством вывода не готовится. После дешифрирования кода, поступившего по шине адреса,

Алрес Ap-AyiFb

Данные подаются на входы фиксатора 74LS374

Рис. 4.6. Временная диаграмма сигналов, используемых при записи данных в порт FE .

Сигнал управления BIOW (активный уровень- низкий))

уровень логического О устанавливается на линии выбора порта и на выводе 13 схемы ИЛИ, обозначенной на рис. 4.4 через 1Сз. Данные по шине данных поступают на входы 3, 4, J, 8, 13 8-разрядного фиксатора 7-4LS374. Наконец, по шине управления подается сигнал BIOW. Это приводит к установлению на вывог де 11 схемы 1Сз уровня логического 0. Затем сигнал BIOW принимает логическое значение 1. На этом этапе данные, имеющиеся на шине данных, запоминаются в 8-разрядном фиксаторе ICs типа 74LS374. Соответствующая временная диаграмма представлена на рис. 4.6.

Итак, рассмотрены все фактические события, обусловленные различными логическими значениями сигналов, устанавливаемых микропроцессорной системой на входных линиях клавишного пульта. Кроме того, они аналогичны тем событиям, которые происходят в микропроцессорной системе при обычной Записи данных, и совершаются независимо от микропроцессора, используемого в качестве системного контроллера. Форма представления событий может быть различной, но последовательность их наступления должна быть неизменной. Здесь мы не будем учитывать особенности конкретных микропроцессоров, а рассмотрим события, имеющие отношение к микропроцессорным системам с 3 шинами. Такой подход позволит расширить наши общие представления о принципах построения микропроцессорных систем с 3 шинами. Очевидно, что можно спроекти-

ровать ЦП, подходящий для работы в системах с 3 шИнами, использование которого облегчит проектирование устройств ввода-вывода.

4.4. Распознавание сигналов на выходах клавишного пульта

Теперь обсудим, каким образом микропроцессор анализирует состояние выходных линий клавишного пульта, показанных на рис. 4.4. Из рис. 4.4 видно, что код выбора порта FE используется в качестве кода выбора при чтении вводимых данных. Он же применялся н для выбора порта записи выходных данных. Таким образом, мы используем этот код как единый код выбора входного и выходного порта. Это вполне допустимо, так как событие, связанное с чтением вводимых данных, никогда не наступает одновременно с записью выводимых данных. Из этого следует, что аппаратные средства для формирования сигнала выбора порта могут быть использованы для двух различных целей, а именно для формирования сигнала выбора порта ввода и сигнала выбора порта вывода. При этом сокращает ся объем аппаратных средств системы.

Основная идея осуществления операции ввода данных с клавишного пульта состоит в том, что после анализа состояния выходных линий клавишного пульта выполняется операция чтения данных с системного устройства ввода. Система будет выполнять чтение данных, а данные, вводимые в микропроцессор, будут определяться уровнями напряжения на выходных линиях клавишного пульта.

Напомним, что операция чтения данных в системе с 3 шина ми выполняется в следующей последовательности:

1. Адрес выбора устройства ввода поступает на адресную шину.

, 2. Шина данных подготавливается к выполнению операции ввода. (Это означает, что микропроцессор должен перевести входы данных в режим ввода, а не в режим вывода.)

3. Шина управления посылает сигнал BIOR.

В рассматриваемом примере адрес порта ввода равен РЕ. Этот адрес дешифрируется точно таким же способом, как и рассмотренный выше способ дешифрирования адреса при вы-, полнении операции вывода. Это так, поскольку для дешифрирования как кода выбора порта ввода, так и кода выбора порта вывода применяется одно и то же оборудование. Когда обнаруживается код выбора порта, на выводе 5 схемы 1Са рис. 4.4 появляется уровень логического 0. Теперь по шине управления подается сигнал BIOR. Когда сигнал BIOR имеет логическое значение О (рабочее состояние), на выводе 6 схемы 1Сз также;

будет уровень логического 0. Уровень логического О установится и на выводах 1, 15 буфера с тремя состояниями 74LS367, имеющего на схеме обозначение IC4. Сигнал уровня логического О отпирает буфер 74LS367, подключая его выходы к шине данных. Логические значения сигналов на выходах, буфера 74LS367 определяются логическими состояниями выходных линий клавишного пульта (рис. 4.7). Микропроцессор будет вводить данные, поступающие на шину данных из буфера 74LS367. Эти данные определяются логическими состояниями выходных

к шине данных системь!

Выходные сигналы клавиатуры

порта READ.-1

Активный уровень \

- низкий

Выходные сиг1алы клавиатуры полаются на шину данных

Рис. 4.7. Схема, обеспечивающая считывание данных с выходе клавиатуры (фрагмент схемы, представленной на рис. 4.4).

линий матрицы клавишного пульта. Так данные передаются от устройства ввода к микропроцессору. Теперь на основе полученных данных микропроцессор может принимать решения .

4.5.

Выводы

Мы рассмотрели подключение схем, обеспечивающих работу клавишного пульта, к микропроцессорной системе с 3 шинами, стараясь акцентировать внимание на общих представлениях. Также были представлены современные схемы, с помощью которых могут быть практически реализованы изложенные идеи и методы. Если основные схемы обеспечения ввода-вывода понятны и если ясна идея связи с микропроцессорной системой с 3 шинами, то применение изученных методов при проектировании других схем ввода и вывода окажется простой . задачей. Ниже в этой главе обсуждаются методы программного управления портом ввода и вывода.

4.6.

Цифровой индикатор

Будем рассматривать индикатор, имеющий поле для отображения 6 шестнадцатеричных цифр. Примером такого индикатора может служить устройство P/N 5082-7340 фирмы Hewlett Packard, выполненное на интегральных схемах. Этот индикатор содержит в себе необходимые схемы дешифрирования. В индикаторе имеется фиксатор, что позволяет JI0дключить его непосредственно к шине данных микропроцессорной системы. Более общие методы фиксации данных в выходном порте системы мы разберем, не используя упомянутый индикатор. Структурная схема подключения индикатора показана на рис. 4.8. Ссылаясь на-рисунок, разберем принцип действия этой схемы. Выходной индикатор, имеющий на схеме обозначения DPi-DPe, получает входные сигналы от 8-разрядных фиксаторов типа 74LS374, обозначенных на схеме через ICi-IC3. Входы фикг саторов -подключаются к линиям BDq-BD7 системной шины данных. Т1орты вывода, реализованные в виде 8-разрядных фиксаторов, обозначенные на схеме ICi, IC2 и IC3, имеют коды выбора порта F2i6, FI16 и FO16 соответственно. Когда на адресных линиях ВА4-ВА7 появляется код 1111, на выходе элемента 7420, т. е. на выводе 6, устанавливается уровень логического 0. Такой же уровень, очевидно, установится и на входе I схемы 74LS32 (IC4). Если при этом на адресной линии ВАз будет уровень логического О, этот сигнал откроет схему 74LS42. Если схема 74LS42 открыта, то на выходах 1, 2 и 3 появятся сигналы, значения которых определены двоичными состояниями адресных линий ДАо-ВАг. Логические значения сигналов на выходах схемы 74LS42 (IC5) показаны на рис. 4.9. На этом рисунке-также приведены соответствующие коды выбора порта, которые будут формироваться на выходах схемы IC5. Кроме того, из рис. 4.9 видно, что когда по адресным линиям поступает код F0, на выходе 1 схемы IC5 появляется уровень логического 0. Очевидно, что и на входе 12 схемы IC4 установится уровень логического 0. Когда по системной шине управления будет подан сигнал BIOW, выход 11 схемы IC4 74LS32 перейдет в состояние логического 0. При переходе вывода 11 от состояния логического О к состоянию логической 1 данные, имеющиеся на шине данных, записываются в фиксатор 74LS374 (IC3).

Аналогично может быть описано функционирование 8-разрядных фиксаторов ICi и IC2. Запись в 8-разрядный фиксатор ICi производится при появлении на адресных линиях кода F2, а в фиксатор IC2 -при появлении кода F1. Микропроцессорная система может записывать данные в 8-разрядные фиксаторы одновременно по 8 разрядов. Это означает, что две отображаемые на индикаторе цифры могут быть записаны параллельно. В функции программного обеспечения системы входит регист-