грамму без прерываний или перехода в состояние ожидания. Кроме того, в состав системы не входят устройства, работающие в режиме прямого доступа к памяти. Входы микропроцессора, соответствующие перечисленным режимам, заблокированы, т. е. они находятся в нерабочем состоянии, однако на этих входах необходимо проверить уровни напряжений. Напомним, что на выводы 24, 16, 17 и 25 микропроцессора Z80 должен подаваться уровень, соответствующий логическому значению 1.

Когда ключ сброса системы, т. е. установки системы в начальное состояние, включен, на входе сброс - в микропроцессоре Z80 ему соответствует вывод 26 - должен быть уровень логического 0. Необходимо убедиться, что при переключении жлюча сброса системы на входе сброс устанавливается как состояние логического О, так и состояние логической 1. В нормальном режиме работы микропроцессора, когда он работает по программе, на входе сброс (вывод 26) должно быть со--стояние логической 1.

У различных микропроцессоров имеется разное число выходов сигналов управления и по-разному определены логические состояния на этих выходах. Необходимо хорошо знать назначение выводов и логические значения сигналов управления, вырабатываемых каждым микропроцессором.

Итак, мы установили, что в системе созданы все условия .для нормальной работы микропроцессора. Теперь микропроцессор можно удалить из системы. Но удалять из системы логические блоки без предварительного выключения питания-нельзя. Если питание не выключено, интегральные схемы могут быть повреждены. В этом случае поиск неисправностей или процесс отладки вряд ли завершится успешно.

После удаления микропроцессора на его место в соответствии со схемой; показанной на рис. 5.1, подключается устройство тестирования.

Теперь, когда устройство тестирования статическими сигналами подключено к системе, можно приступить к проверке системы. Ниже рассмотрим методику пошагового тестирования аппаратных средств микропроцессорных систем.

5.8. Проверка адресной шины

Проверяя адресную шину, нужно убедиться, что все адресные линии соединяются с теми точками системы, с которыми должны быть соединены. Далее проверим правильность работы дешифрирующих схем, т. е. убедимся в том, что при дешифрировании не возникает ошибок ни из-за возможных дефектов в аппаратных средствах, ни из-за оплошностей при проектировании системы. Адресная информация поступает в систему с выходов микропроцессора, к которым подключается шина адреса. Сле-

дующая процедура является основной для контроля шины адреса. Размеры этой процедуры и ее трудоемкость велики. Но она будет проверять всю адресную шину. Причем время выполнения этой процедуры уменьшится после приобретения определенных навыков.

Процедура:

1. Установить с помощью адресных тумблеров устройства тестирования статическими сигналами состояние логического О* на всех адресных линиях.

2. Установить тумблер адресной линии Ао иа устройстве тестирования в состояние логической 1. Тем самым будет установлено состояние логической 1 на выводе № 30 панели микропроцессора Z80.

3. Проверить состояние вывода 13 схемы 74LS367, обозначенной на рис. 5.8а через ICi. Эта схема является буфером адреса. На указанном выходе должно быть состояние логической 1.

4. После обнаружения на 13-м выводе схемы 74LS367 состояния логической 1 следует установить адресный тумблер Ао в состояние логического О и снова проверить состояние вывода 13, на котором сейчас должен быть уровень логического 0. Успешное выполнение указанных проверок позволяет убедиться в правильности реакции вывода 13 на изменения логического состояния адресного тумблера Ао.

5. Если вывод 13 схемы ICj правильно реагирует на изменения логического состояния адресного тумблера Ао, то МОЖНО заключить, что схема 74LS367 работает исправно и что соединение микропроцессора с системой выполнено правильно. Теперь можно переходить прямо к шагу 7.

6. Если на выходе схемы ICi 74LS367 в ответ на изменение-положения адресного тумблера Ао не устанавливается ожидаемое логическое состояние, то нельзя уверенно сказать, дефектна ли схема ICi 74LS376 или ее выход перегружен. Вспомним что сигналы по шине адреса параллельно идут к нескольким точкам системы. Любая из этих точек может обусловить перегрузку рассматриваемого нами выхода схемы Id.

ба. Если при тестировании на выходе схемы ICi обнаруживаются неправильные логические состояния, то следует проверить правильность изменения логических уровней на входе (вывод 14) схемы ICi при изменениях логических состояний на выводе 30 микропроцессора.

бб. Если на входе схемы ICi (вывод 14) зафиксированы правильные логические состояния, а на выходе (вывод 13) - ошибочные, т. е. не соответствующие логическим состояниям вывода 30, то для определения причины неисправности можно исполь-

зовать стандартные методы поиска неисправностей в цифровых схемах).

7. Допустим, что на выводе 13 схемы ICj при тестировании были зафиксированы ожидаемые логические состояния. Далее следует выполнить проверки, аналогичные описанным выше во всех точках системы, соединенных с этим выходом. Таким образом мы убедимся, что выход буфера адреса ВАо корректно связан со всеми определенными точками системы.

7а. В микропроцессорной системе Z80, снова применяя устройство тестирования статическими сигналами, тепереь нужно проверить правильность подачи сигнала на адресные входы ВАо всех ПЗУ и ОЗУ системы. Переключая тумблер Ао на устройстве тестирования, следует убедиться, что на адресном входе ВАо ПЗУо (вывод 8, ТСн), ПЗУ1 (вывод 8, IC15), ОЗУ (вывод 5, ICi7, IC18, IC19 и IC20) устанавливаются логические состояния, соответствующие положениям тумблера Ао.

76. На этом шаге будем проверять адресные входы устройств ввода-вывода. Адресный вход ВАо клавишного пульта связан с выводом I схемы IC2 (см. рис. 5.86). Убедимся, что этот адресный вход будет реагировать корректно на изменения выходного сигнала устройства тестирования статическими сигналами. Адресный вход ВАо индикатора связан с выводом 15 схе-тиы IC5 (см. рис. 5.8в). И снова убеждаемся в том, что логические состояния в контролируемой точке правильно изменяются -при изменениях сигнала на выходе устройства тестирования.

8. Шаги 2-7 следует повторить для всех выходов адресных линий микропроцессора 280.

Теперь, по-видимому, стало ясно, что при использовании устройства тестирования статическими сигналами для отладки сложных микропроцессорных систем могут быть применены стандартные методы поиска неисправностей в цифровых схемах. Мы не обогатили искусство поиска неисправностей новыми приемами, а лишь рассмотрели новые приложения старых методов.

9. Приступим к проверке линий выбора памяти. Сигналы вы-бора памяти формируются схемой 74LS42, имеющей на рис. 5,8а обозначение ICu. Входами этой схемы являются адресные линии ВАю, ВАц, ВА12 и BAi3. На выходах схемы 74LS42 образуются сигналы выбора памяти ПЗУ и ОЗУ. В системе 280 используются ПЗУ объемом в 2К, однако допускается расширение ПЗУ до 4К. Кроме того, используется ОЗУ объемом в 2К. Объем ОЗУ можно довести до ЗК. Схема распределения памяти показана на рис. 5.9. Используя схему распределения памяти, можно легко определить правильность выбора памяти.

) Coffron J. W., Getting Stalled in Digital Troubleshooting, Reston Publishing Co., Reston, VA, 1979.

10. Установить с помощью адресных ключей Аю-Aw коды, показанные на рис. 5.9, и проверить состояния выходов 1, 2, 3, 4, 5, 6, 7 схемы 74LS42. Эта проверка осуществляется с целью определения правильности реакции выходов на изменения кодов

Диапазон адресов Функция

0000-03FF ПЗУо

0400-07FF ПЗУ1

0800-OBFF ПЗУ2 Не использована

ОСОО-OFFF ПЗУз Не использована

1000-13FF ОЗУ,

1400-17FF ОЗУ2

1800-hIBFF ОЗУ3 Не использована

Рис. 5.9. Схема распределения памяти тестируемой микропроцессорной системы.

адреса. В правильности логических состояний выходов схемы 1СII можно убедиться с помощью таблицы соответствия входных и выходных сигналов, представленной на рис. 5.10.

Рис. 5.10. Логические состояния выходов системы ТСц, соответствующие логическим состояниям выходов ВАк , ВАц. ВА12 и BA13 буфера адреса.

11а. Выходы дешифратора выбора блока памяти связаны в системе с различными точками. Например, выход 1, на котором образуется сигнал выбора ПЗУО, связан с выводом 1 схемы lCi6. Необходимо убедиться, что логическое состояние вывода 1 схемы ICi6 совпадает с логическим состоянием вывода 1 схемы 1Сп-

116. Проверить все линии выбора блоков памяти и их оконечные точки на правильность соединения и функционирования.

12. После завершения шага 11 можно сделать вывод о правильности соединения и отсутствии перегрузок всех линий адресной шины.

5.9.

Проверка шины управления

Теперь можно приступить к проверке правильности функционирования шины управления. Для осуществления этого можно выполнить следующую процедуру. Отметим, что эту процедуру

нужно рассматривать как базовую; ее можно модифицировать с целью приспособления к каким-либо специфическим условиям. Процедура проверки шины управления состоит из следующих шагов.

1. Установить тумблеры управления на устройстве тестирования статическими сигналами в состояние логической 1.

2. Если все тумблеры управления установлены в состояние логической 1, то и на каждой линии шины управления в системе должно быть состояние логической 1. При этом ни одна линия управления не будет активной.

Сигналы управления микропроцессора Z80 iORQ MRIQ № WR

Функция

О 1 1

MEMW

MEMR

Рис. 5.11. Сигналы управления и соответствующие им функции системы.

3. Теперь тумблеры управления на устройстве тестирования устанавливаются в положения, соответствующие определенным функциям управления. Таких функций всего 4; эти функции и значения соответствующих сигналов управления представлены на рис. 5.11.

4. Установить с помощью тумблеров управления на,устройстве тестирования комбинации, определяющие функции управления, и убедиться в том, что на линиях шины управления появляются правильные сигналы управления. Если на выходах шины управления обнаруживаются неправильные логические состояния, то нужно проверить корректность состояний на всех входах.

5. Если сигналы на входах шины управления правильны, однако на выходах шины управления устанавливаются ошибочные логические состояния, то, может быть, выходы оказались перегруженными. Снова целесообразно использовать стандартные методы отыскания неисправностей в цифровых схемах с целью определения причины обнаруженной ошибки в работе схемы.

6. Выходы шины управления связаны с несколькими точками системы. Необходимо убедиться в правильности установления логических состояний во всех точках системы, в которые параллельно подается сигнал управления.

7а. Например, сигнал шины управления BMEMR подается на входы различных логических схем. Одной из точек, в которую поступает этот сигнал, является вывод 2 схемы IC12 (см. рис. 5.8а). Установим тумблеры управления на устройстве те-

5.10. Проверка правильности подачи сигналов

выбора кристаллов и сигналов разрешения записи в память

Теперь требуется проверить, что каждый модуль ПЗУ и ОЗУ правильно воспринимает адреса, поступающие по шине адреса, и правильно реагирует на сигналы управления, подаваемые по шине управления. Сначала проверим правильность подачи сигнала выбора кристалла ПЗУО. Как показано на схеме, представленной на рис. 5.8а, вывод 20 схемы 1Си, представляющей собой ППЗУ типа 2708, является входом выбора кристалла. Этот вывод связан с выводом 3 схемы ICie 74LS32. Когда на выводе 3 -на выходе схемы ICie -устанавливается состояние логического О, выходы данных ПЗУО (ППЗУ 2708) связываются с шиной данных.

После того как на дешифратор шины адреса будет подан правильный адрес ПЗУО и по шине управления поступит сигнал BMEMR, ПЗУО типа 2708 будет переведено в рабочее состояние. Это обеспечивается сигналом, который формируется на выходе схемы ИЛИ, и на рис. 5,8а обозначается ICje. Когда и сигнал выбора памяти SELp, поступающий на вывод 1 схемы ICi6,H управляющий сигнал BMEMR, поступающий на вывод 2 той же самой схемы, имеют логические значения О, на выводе 20 схемы ICh установится состояние логического 0.

Чтобы сформировать сигнал выбора ПЗУО, необходимо все адресные тумблеры Аю-А13 на устройстве тестирования установить в состояние логического 0. Тумблеры управления нужно установить в положения, соответствующие сигналу чтения из памяти, т. е. должны быть установлены следующие значения сигналов управления:

MREQ = 0, RD = 0, I0RQ=2, WR-1.

Отметим также, что, поскольку сигнал RD = 0, светоизлуча-ющие диоды, находящиеся в устройстве тестирования, будук индицировать данные, поступившие на шину данных.

стирОвания в состояния, соответствующие сигналу чтения из памяти. Выполнив это, проверим вывод 2 схемы IC12, чтобы убе-диться в правильности реакции в этой точке на подачу сигнала

BMEMR.

76. Выполнить аналогичные проверки в каждой точке системы, соединенной с выходом шины управления.

8. Проверка функционирования шины управления завершается после проведения контроля правильности действия всех сигналов управления, передаваемых по шине управления.