дет установлен вектор рестарта 38i6. Этот способ обработки запроса на прерывание идентичен способу обработки запросов на прерывания RST 6.5 или RST 5.5 в микропроцессоре 8085, за исключением того, что в ЦП Z80 используется другой адрес рестарта. Подчеркнем, что выбор этого способа обработки прерываний осуществляется программно.

Рассмотрим теперь третий способ реакции микропроцессора Z80 на прерывания. В память системы можно записать таблицу

(1) Заполнение 8-разрядного внутреннего регистра программным

путем

(2) Запрос на прерывание

(3) (4)

Ml н IORQ=логический О \

Байт данных подается на шнну данных (8 разрядов); разряд Do игнорируется

Адрес памяти формируется нз

значения определенного иа шаге (1) н на шаге (4)

(6) Переход системы по сформированному адресу для обра5откн запроса на прерывание

Рис. 6.19. Блок-схема последовательности действий, выполняемых в системе Z80 прн возникновении запроса на прерывание. Восемь разрядов адреса подается на шииу данных. Этот байт сцепляется с содержимым 8-разрядного внутреннего регистра, и таким образом формируется адрес программы обработки прерывания.

16-разрядиых адресов памяти или указателей, которые соответствуют адресам программ обработки прерываний. Когда произойдет прерывание, внешние аппаратные средства должны поместить на системную шину данных младшие восемь разрядов определенного указателя, содержащегося в таблице. Старшие восемь разрядов этого указателя запоминаются во внутреннем регистре ЦП Z80. Объединяя указанные 8-разрядные коды, ЦП формирует слово. Это слово используется в качестве адреса памяти, по которому хранится указатель программы обработки прерывания. В зависимости от значений введенных младших разрядов формируемого слова система определит некоторый адрес 3FXX ячейки памяти. Сказанное выше иллюстрируется схемой на рис. 6.1(9. Предположим, что на шину данных поступил 8-разрядный код B6ie. Тогда будет сформирован указатель

3FB6, который и будет использован ЦП в качестве 16-разрядного адреса, указывающего местополо:!ение программы обработки прерывания.

6.5.

Прерывания в микропроцессоре 6800

Микропроцессор 6800 имеет два входа (IRQ, вывод 4 и NMI,. вывод 6), предназначенные для ввода запросов на прерывания IRQ является входом маскируемых запросов на прерывания,. Схема распределения памяти для векторов прерывания Адрес Комментарий

FFFF

FFFE FFFD

FFFC FFFB

FFFA FFF9

FFF8

RESTART

SOFTWARE INT

Младшие 8 разрядов адреса

Старщие 8 разрядов адреса Младшие 8 разрядов адреса

Старшие 8 разрядов адреса Младшие 8 разрядов адреса

Старшие 8 разрядов адреса Младшие 8 разрядов адреса

Старшие 8 разрядов адреса

Рис. 6.20. Схема распределения памяти для векторов прерываний микропроцессора 6800.

а NMI предназначен для немаскируемых запросов на прерывания. Прерывание NMI не может быть запрещено программно.. Когда поступает- запрос на прерывание, микропроцессор обращается к особой ячейке памяти для получения адреса вектор рестарта, который будет использоваться для запуска программы обработки прерывания. Адреса рестарта приведены н рис. 6.20.

Аппаратные средства для выдачи немаскируемого запроса на прерывание микропроцессора 6800 представлены блочной схемой, изображеннной на рис. 6.21. Они подобны тем, которые-использовались для выработки запроса на прерывание в микропроцессорах 8085 и Z80. В микропроцессоре 6800 нет выхода INTE, который мог бы использоваться для выдачи сигнала сброса запроса на прерывание, поступившего от периферийного оборудования. Чтобы сбросить запрос на прерывание, необходимо-записать в порт вывода определенную информацию. Теперь обратимся к рис. 6.20 и предположим, что ячейка памяти с адресом FFF8 содержит код OOis, а ячейка с адресом FFF9 -код .i5i6. Вектор рестарта иди адрес, равный 0035i6, будет сформиро-15ан, когда от периферийного оборудования поступит запрос на прерывание.

Мы обсудили, как с помощью аппаратных средств вырабатываются запросы ра прерывания в каждом из четырех рассматриваемых нами микропроцессоров. Способы выработки аппаратными средствами запросов на прерывания в рассматриваемых микропроцессорах одинаковы, поэтому легко разобраться в сходствах и отличиях соответствующих систем обработки прерываний. В реальных системах аппаратные средства для выдачи запросов на прерывания могут быть реализованы различными способами. При ознакомлении с какой-либо конкретной си-

INTERRUPT REQUEST

Шина управления

Сброс

триггера

Шина данных

Рнс. 6.21. Схема подключения формирователя запроса иа прерывание, схема которого представлена на рнс. 6.2, к микропроцессору 6800.

Шина адреса

Порт вывода

стемой прерываний прежде всего следует разобраться в аппаратных средствах микропроцессора, обеспечивающих разрешение и выполнение прерываний.

Надо помнить, что в микропроцессоре 8080 после наступления прерывания на шину данных необходимо подать вектор .фестарта. Аналогичную операцию приходится выполнять ив одном из режимов обработки прерываний микропроцессора Z80. Точное время, затрачиваемое микропроцессором на выполнение этрерывания, дается в перечне технических характеристик микропроцессора. Целью настоящего обсуждения было ознакомление с внешними аппаратными средствами, которые необходимы для формирования запросов и обработки прерываний.

Большую помощь в изучении вопросов обработки прерыва- ний оказывают имеющиеся в описании спецификаций микропроцессора временные диаграммы.

.6.

Способы реализации режима ссОЖИДАНИЕ

Теперь рассмотрим различные методы обеспечения режима ОЖИДАНИЕ в оборудовании микропроцессорных систем. Бу-.дем использовать термин ожидание для обозначения некоторого периода времени, необходимого для выполнения операций чтения или записи в память иди для выполнения операций

Ао-А,5 ](~

Рис. 6.22. Времеинйя диаграмма, демонстрирующая принцип генерации периода ожидания в микропроцессоре. Запрос памяти реализуется во время периода ожидания.

Из микропроцессора

MEMR

Из микропроцессора\

Период оясидания

диаграмма, приведенная на рйс. 6.22. В следующем разделе обсудим аппаратные средства, используемые для генерации со стояния ожидания в каждом из четырех рассматриваемых микропроцессоров.

6.7. Перевод в состояние ожидания микропроцессоров

8080, 8085 и Z80

Аппаратные средства, предназначенные для перевода в состояние ожидания микропроцессоров 8080, 8085 и Z80, имеют большое сходство. Рассматриваемая нами схема применима для каждого из этих микропроцессоров; отличаются лишь способы подключения ее к выводам микропроцессора. Сначала обсудим, как осуществляется переход микропроцессора в состояние ожидания, а затем остановимся на рассмотрении интерфейса схем обеспечивающих переход в режим ожидания, и микропроцессора.

Запрос на ОЖИДАНИЕ сигнал (WAITREQ) инициируется памятью системы или устройствами ввода-вывода. В рассматриваемом примере предполагается, что память системы имеет время доступа слишком большое, чтобы записывать или считывать данные на нормальной рабочей скорости микроцессора. Поэтому, когда микропроцессор должен читать данные из памяти или записывать данные в память, время цикла ЦП должно-быть увеличено. Это будет согласование времени доступа с медленнодействующей памятью. Таким образом, память может иметь-секции, работающие с разным быстродействием. В частности, некоторые секции памяти будут обладать быстродействием, достаточным для работы на системной скорости. В этом случае потребуется замедлять микропроцессор только тогда когда: происходит обращение к медленнодействующей секции памяти..

Для выработки запроса на ожидание будут дешифрировать-

ввода-вывода. Когда время ответа (реащии) памяти илв устройств ввода-вывода больше, чем время цикла команды, цикл команды должен быть увеличен. Период ожидания должен быть достаточным для срабатывания устройства памяти устройств ввода-вывода. Сказанное иллюстрирует временна

ч;я; старшие разряды адреса, передаваемого по адресной шине. Когда эти разряды адреса будут соответствовать низкоскоро-ч;тной секции памяти, тогда произойдет выдача сигнала WAIT-KEQ. Этот сигнал вырабатывается путем дешифрирования старших разрядов адреса с помощью комбинационных логических схем, принцип его формирования иллюстрируется блочной схемой, представленной на рис. 6.23. Мы видим, что адрес посту-tiacT на комбинационный логический блок, который дешифрирует адрес и вырабатывает сигнал WAITREQ, когда код адре-

Логическая схема

Рис. 6.23. Схема образования сигнала запроса ожидании. При появлении определенной логической комбинации на шине адреса логическая схема вырабатывает сигнал запроса ожидания.

Запрос

с<к I ояпия

к системе С

са соответствует медленнодействующей части памяти. Появление этого сигнала отмечается переходом напряжения на выходе комбинационной логической схемы от высокого уровня к яизкому уровню.

Сигнал запроса на ожидание используется JipyrnMH схема-ми, которые и вырабатывают сигнал, вызывающий переход ЦП Ф состояние ожидания.

Схема, предназначенная для генерации сигнала запроса на ожидание, представлена на рис, 6.24, Это обобщенная схема, лсоторую путем расширения можно приспособить для выработки запросов ожидания любой желаемой длительности. Показанная схема будет обеспечивать задержку в работе системы на два атериода ожидания. Мы обсудим в общих чертах эту схему и укажем, какие сигналы необходимы для функционирования ее с определенным микропроцессором. Отметим, что рассматриваемая схема может использоваться совместно с микропроцессорами 8080, 8085 и Z80. Ниже в настоящей главе будет представлена схема, предназначенная для работы с микропроцессо-фом 6800.

Временная диаграмма, изображенная на рис. 6.25, дает шредставление о временных соотношениях сигналов, действующих в схеме, представленной на рис. 6.24. Сначала обратим внимание на последовательность тактовых импульсов. Все дей--ствия в рассматриваемой схеме происходят во время нараста- ия переднего фронта импульсов этой последовательности. Тактовые импульсы подаются на Вттриггеры типа 7474. Сигнал запроса иа ожидание подается на первый D-триггер рассматри-

zeombeo

8085

8080(2(TTL)

о а

7474

С Q

5 7400

На вход WAIT ( 24) е микропроцессора Z80

8086 сLK 280 0

Сброс

D Q 7474

, На вход READYO) устройства - -8224 в системе 8080

/3 8085 REDY(35)

Сброс

. 7474

Сброс

STSTB вово

ALE 8085

+ 5BZ80

Рнс. 6.24. Схема генерация состояния ожидания для микропроцессоров 8080,

8085 и Z80.

Синхроимпульсы

Вывод! схемы 7400

Вывод 3 . схемы 7400Ч!

Вывод 6 схемы 7400

Рис 6.25. Времеиийя диаграмма сигналов, действующих в схеме,-представленной иа рис. 6.24.