ГОЙ ЦП будет иметь доступ к линиям адреса памяти, линиям Шины данных и к системной шине управления. При этих условиях микропроцессор, нормально связанный с памятью, должен передать управление всеми сигнальными линиями другому ЦП. Такая ситуация возникает, когда в некоторую систему входят Но крайней мере два микропроцессора. Последние используют одно и то же пространство памяти. Простой пример такой системы представлен На рис. 6.31.

Рассмотрим по очереди, как каждый из представленных в этой книге микропроцессоров передает, управление адресными линиями, линиями шины данных и линиями шины управления другому микропроцессору, которому необходим доступ к памяти, и покажем, какие выводы и аппаратные средства используются для обеспечения этого управления.

6.10. Прямой доступ к памяти в микропроцессоре 8080

Микропроцессор 8080 имеет вывод, носящий наименование HOLD, который позволяет использовать микропроцессор 8080 в режиме прямого доступа к памяти. В режиме нормального выполнения программы, т. е. тогда, когда режим ПДП не используется, вход HOLD находится в состоянии логического 0. При этом условии адресная шина, шина данных и шина управления управляются микропроцессором 8080. Когда, другой микропроцессор или система требует использования этих трех шин, вход HOLD микропроцессора 8080 переводится в состояние логической 1. При этом происходит следующее:

1) адресные линии переходят в состояние высокого сопротивления;

2) линии управления переходят в состояние высокого сопротивления;

3) шина данных переходит в состояние высокого сопротивления.

Теперь другой процессор сможет осуществлять управление адресными линиями, линиями данных и линиями шины управления. В том случае, когда микропроцессор 8080 используется совместно с контроллером системы 8228, на запрос HOLD отреагирует контроллер системы и переведет выходную шину и шину управления в состояние высокого сопротивления. Это достигается подачей сигнала на вход HLDA устройства 8228.

Выход HLDA - вывод 21 микропроцессора 8080 - используется для выдачи сигнала на внешнее оборудование. Этот сигнал является реакцией микропроцессора 8080 на запрос HOLD, поступающий на вывод 13. Последнее означает, что периферийное оборудование должно сначала подать запрос иа ПДП посредством установления уровня логического О на выводе 1

микропроцессора 8080. Затем периферийное оборудование ожидает появления сигнала HLDA с логическим значением, равным 1. После установления на выходе HLDA состояния логической 1 микропроцессор 8080 перестает управлять всеми шинами системы. Теперь периферийное оборудование может производить прямой доступ к памяти. После завершения ПДП периферийное оборудование переводит вход HOLD микропроцес-

HLDA Сигнал к периферийному оборудованию

Рис. 6.32. Схема, демонстрирующая сигнал на выходе HLDA, который вырабатывается после поступления запроса HOLD на вывод 13 микропроцессора 8080.

сора 8080 в состояние логического 0. Используя выход HLDA и вход HOLD, периферийное оборудование может надежно выполнять прямой доступ к памяти (рис. 6.32).

Если же микропроцессор 8080 используется без контроллера 8228, то ПДП осуществляется следующим образом. Напомним, что адресная шина в микропроцессорной системе 8080 может иметь, но может и не иметь буфера. Если буфер имеется, то следует предусмотреть, чтобы он был с тремя устойчивыми состояниями. В рассмотренных нами прежде аппаратных средствах в качестве буфера адресных линий использовалось устройство 74LS367. Схема 74LS367 переводится в состояние высокого сопротивления посредством подачи сигнала уровня логической 1 на выводы 1 и 15 этой схемы. В данном случае та-, КИМ сигналом будет HLDA, вырабатываемый микропроцессором 8080. Таким образом, появление на выходе HLDA уровня логической 1 обеспечит перевод адресной шины в состояние высокого сопротивления. Это в свою очередь достигается переводом тристабильных адресных буферов в третье состояние, т. е. состояние высокого сопротивления.

Кроме того, для рбеспечения ПДП в режим высокого сопротивления должна быть переведена и шина данных. В наших системах используется буфер данных, отличающийся от контроллера 8228. Он также должен обладать тремя устойчивыми состояниями, и для его перевода в состояние высокого сопротивления также, применяется выходной сигнал микропроцессора 8080 HLDA.

Кроме того, и шина управления посредством сигнала HLDA должна переводиться в состояние высокого сопротивления. Когда система проектируется на основе микропроцессора 8080, нужно точно знать, возникнет ли необходимость в использовании прямого доступа к памяти. Если ПДП использовать предполагается, то все шины системы должны быть снабжены тристабиль-ными буферами. Это позволит передавать функции управления шинами периферийному оборудованию.

6.11. Прямой доступ к памяти в микропроцессоре 8085

Прямой доступ к памяти в микропроцессоре 8085 обеспечивается следующим образом. Вход HOLD микропроцессора 8085, аналогично одноименному входу микропроцессора 8080, должен быть переведен в состояние логической 1. Когда на этом входе установится уровень логической 1, периферийное оборудование может осуществлять прямой доступ к памяти.

Когда микропроцессор 8085 подтверждает получение сигнала HOLD подобно тому, как это делалось в микропроцессоре 8080, выходная линия HLDA микропроцессора 8085 переводится в состояние логической I. Переход этой линии в состояние логической 1 означает, что микропроцессор 8085 прекратил управление адресной шиной, шиной данных и шиной, управления. Указанное действие очень схоже с тем, которое обсу5кдалось в связи с микропроцессором 8080 при ПДП.

В рассмотренных нами системах адресная шина и шина данных могут иметь буферы, а шина управления может использовать логические TTL-схемы. При этих условиях все три шины системы должны обеспечить возможность перевода их в состояние высокого сопротивления. Сигнал перевода в состояние высокого сопротивления формируется на выходе HLDA микропроцессора 8085. Таким образом, если в проектируемой на базе микропроцессора 8085 системе предполагается использовать ПДП, шины системы должны обладать способностью перехода в состояние высокого сопротивления посредством сигнала с выхода HLDA.

6.12. Прямой доступ к памяти в микропроцессоре Z80

Микропроцессор Z80, подобно микропроцессорам 8080 и 8085, имеет вход, предназначенный для приема сигнала перевода системы в режим ПДП. Для приема запроса на ПДП используется вход BUSRQ микропроцессора Z80. Когда на этой линии

устанавливается уровень логического О, шина данных, адресная шина и линии шины управления микропроцессора Z80 переходят в состояние высокого сопротивления. После установления этого состояния микропроцессор Z80 выдает сигнал подтверждения (BUSAK) того, что микропроцессор прекратил управлять всеми шинами системы. Эти два сигнала микропроцессора Z80 подобны сигналам HOLD и HLDA микропроцессора 8080.

Укажем еще раз, что для реализации адресных буферов, буферов данных и шины управления могут использоваться стандартные логические TTL-схемы. Если в системе возможен режим ПДП, то логические TTL-схемы должны быть в состоянии переходить в режим высокого сопротивления. Для перевода логических TTL-схем в это состояние в микропроцессоре используется сигнал BUSAK. Действия, выполняемые при этом в системе, подобные тем, которые разбирались выше при рассмотрении ПДП в микропроцессорах 8080 и 8085.

6.13. Прямой доступ к памяти в микропроцессоре 6800

Для обеспечения ПДП в микропроцессоре 6800 используются два основных сигнала. Входной сигнал HALT, вырабатываемый периферийным оборудованием, фактически является запросом на ПДП, поступающим на вход микропроцессора. Когда сигнал HALT достигает уровня логического О, микропроцессор 6800 прекращает управление адресной шиной, шиной данных и линиями управления. Отказываясь от управления шинами системы, микропроцессор выдает сигнал подтверждения ВА, имеющий уровень логической I. Тем самым он уведомляет периферийное оборудование о том, что микропроцессор прекратил управлять всеми шинами системы.

При разработке микропроцессорной системы на базе микропроцессора 6800 для реализации интерфейсных схем, адресной шины, шины данных и шииы управления могут быть использованы стандартные логические TTL-схемы. В этом случае TTL-схемы должны обеспечить возможность перевода шин системы в состояние высокого сопротивления. Перевод шин в это состояние осуществляется по сигналу ВА, вырабатываемому микропроцессором 6800. Когда сигнал ВА достигает уровня логической 1, адресная шина, шина данных и шина управления переводятся в состояние высокого сопротивления.

При выполнении прямого доступа к памяти в микропроцессорной системе 6800 периферийное оборудование должно подавать на вход HALT микропроцессора сигнал уровня логического 0. Когда линия HALT переходит в состояние логического

О, периферийное оборудование ожидает момента установления состояния логической 1 на выходе ВА микропроцессора 6800. Когда линия выхода ВА устанавливается в состояние логической 1, периферийное оборудование может использовать шины системы, так как они уже находятся в состоянии высокого сопротивления. После осуществления ПДП периферийное оборудование снова переводит линию входа HALT в состояние логической 1. Так выполняется операция ПДП в микропроцессорной системе, построенной на базе микропроцессора 6800.

6.14.

Выводы

В настоящей главе мы рассмотрели способы организации прерываний, режима ожидания и прямого доступа к памяти в микропроцессорах 8080, 8085, Z80 и 6800. Кроме того, было продемонстрировано некоторое аппаратное обеспечение, которое может быть использовано для выполнения этих функций. Рассмотренное нами аппаратное обеспечение иллюстрирует частные подходы к реализации конкретных специальных функций. Представленные аппаратные средства не являются единственными или лучшими решениями данной задачи. Можно проектировать многие микропроцессорные системы и не используя информацию, содержащуюся в данной главе. Однако если возникнет необходимость проектировать или восстанавливать микропроцессорную систему, в которой использована хотя бы одна из рассмотренных здесь функций, то материалы-настоящей главы окажутся очень полезными. Кроме того, сведения о том, как аппаратные средства участвуют в выполнении этих операций, окажутся полезными при поиске неисправностей в нем. Причем, если мы не знаем общих принципов функционирования аппаратных средств системы во время поиска неисправностей, безусловно будут возникать затруднения. Основательное знание этого материала позволит без особого напряжения проводить анализ каких-либо микропроцессорных систем. Принципы организации прерываний, режима ожидания и ПДП будут сохраняться; реализация же этих функций в разных микропроцессорах может быть различной. Изучив материалы настоящей главы, вы будете хорошо подготовлены для изучения аппаратных средств, реализующих эти функции в других системах..

В гл. 8 будет представлена система, управляемая микропроцессором и осуществляющая программирование перепрограммируемых постоянных запоминающих устройств (ППЗУ). ППЗУ используется во многих микропроцессорных системах. Каждый, кто предполагает серьезно заниматься разработкой микропроцессорных систем и поиском неисправностей в них, должен знать, как программируется и стирается ППЗУ. В настоящей главе мЫ рассмотрим, каким образом программируется ППЗУ 2708 и как стирается записанная в нем информация.

Обсуждение будем вести на примере ППЗУ 2708, широко распространенном в настоящее время. Изучив принципы программирования. ППЗУ 2708, будет не трудно понять, как программируются ППЗУ других типов. Несмотря на то что особенности программирования конкретных ППЗУ будут встречаться всегда, общие принципы останутся неизменными.

7.1. Общие представления о перепрограммируемых постоянных запоминающих устройствах

В вычислительных системах ППЗУ используется точно так же, как и ПЗУ. Основное преимущество ППЗУ заключается в том, что информация в нем может изменяться. В стандартное ПЗУ данные записываются во время его изготовления и потом остаются неизменными. Любое ПЗУ предварительно программируется и будет постоянно содержать фиксированную комбинацию единиц и нулей. ППЗУ не нуждается в предварительном программировании и занесении в него данных. Пользователь сам может занести любую информацию в любые ячейки ППЗУ. Потом, используя специальное оборудование, пользователь может заменить данные, хранимые в ППЗУ.

Возможность изменения данных в ППЗУ является главной причиной применения этого типа устройств памяти. Когда разрабатывается новая микропроцессорная система, первый вариант программного обеспечения целесообразно записать именно в ППЗУ. Затем ППЗУ включается в систему и микропроцессор может выполнять программу, хранимую в ППЗУ. Если программу нужно изменить, то ППЗУ отключаются от системы и

ПРОГРАММИРОВАНИЕ ПЕРЕПРОГРАММИРУЕМЫХ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ