Процедура проверки устройства 74LS42

1. Установить переключатели УТСС, помеченные как ЗАю- SAi3, в положение, соответствующее логическому 0. Отметим, исходя из рис. 10.7, что адресные входы ВАю-ВА13 являются входами устройства 74LS42.

2. Проверить наличие напряжения логического уровня О на выводе Юц.

3. Установить переключатели SAio-SA13 в положения:

а) SAio=l;

б) SAii = 0;

в) SAi2=0;

г) SAi3 = 0.

Проверить наличие напряжения логического уровня О на выводе 2 Юц.

4. Установить переключатели УТСС ЗАю-SA13 в положение двоичных входов 2-6. Значение каждого двоичного входа порождает логический уровень О для соответствующего вывода устройства 74LS42 Юц. Необходимо проверить наличие логического уровня О для следующих выводов устройства 74LS42.

Двоичный вход

0010 2

ООП 3

0100 4

0101 б ОНО 6

Уровень О на выводе 3

. 4 б б 7

Если все выводы имеют логический уровень О для всех вышеописанных шагов, можно считать, что правильность работы логических схем дешифрирования сигнала выбора памяти проверена. Если же на некотором шаге процедуры проверки обнаружена ошибка, ее причина может быть установлена путем статической проверки системы. Отметим, что правильность соединения линий выбора памяти пока еще не проверена. Соответствующая проверка осуществляется ниже.

10.8.

Проверка интерфейса ПЗУ системы

При проверке интерфейса ПЗУ системы необходимо быть уверенным в правильности:

1) адреса ПЗУ;

2) данных, выдаваемых из ПЗУ;

3) информации выбора блока ПЗУ;

4) подачи питания на ПЗУ.

Обсуждение процедуры проверки интерфейса ПЗУ разбивается на четыре раздела, В каждом из разделов раскрывается один из перечисленных выше пунктов.

Проверка правипьности адреса ПЗУ

Правильность адреса ПЗУ обуОловливается корректным функционированием адресных входов ПЗУ ВАо-ВАд. Для их проверки может быть использована следующая процедура:

1. Установить адресные переключатели SAa-SAis в положение, соответствующее логическому 0.

2. Установить управляющие переключатели RD, WR, Ю/М в положения:

а) RD = логическая 1;

б) WR = логическая 1;

в) Ю/М = логический 0.

3. Установить переключатели So-s7 в положение, соответствующее логическому 0.

4. Установить переключатель So в положение, соответствующее логической 1.

5. Поставить переключатель ALE в положение логической 1, а затем в положение логического 0. В результате этих действий фиксируются разряды адреса ВАо-ВА/ в устройстве 74LS374 Юю.

6. Проверить наличие логического уровня напряжения 1 на выводе 8 Юи и ю15 (ВАо).

7. Повторить шаги 3-6 для адресных входов BAi-ВА7. Проверить наличие необходимого сигнала на соответствующем выводе устройства 2708 при подаче на адресную шину сигнала логической 1.

8. Проверить адресные входы ПЗУ ВАа-ВАд. Установить переключатель, помеченный как SAa, в положение, соответствующее логической 1. Проверить наличие сигнала уровня логической 1 на выводе 22 Юи, ю15 (BAg). Повторить этот шаг для адресного входа ВАд.

Если на. каком-то шаге описанной процедуры получим неверный адрес ПЗУ Юи-ю15, такую ситуацию можно зафиксировать и статически проверить функционирование системы.

Проверка данных, считываемых из ПЗУ

При проверке данных, считываемых из ПЗУ, будем придерживаться следующей последовательности действий. Вначале система переводится в режим чтения данных, однако выбор устройства ввода не осуществляется. Существенным при этом является сам факт перевода шины данных системы в режим ввода, что позволяет использовать светоизлучающие диоды УТСС для визуального наблюдения за состоянием шины данных. Далее поочередно заземлим выводы данных ПЗУ с помощью проводника. При заземлении вывода ПЗУ соответствующий светоизлучающий диод выключается.

Отметим возможность электрического заземления выводов ПЗУ, что .объясняется наличием трехстабильного режима этих выводов, который устанавливается при переключении системы в режим ЧТЕНИЯ с устройства ввода посредством шины управления системы. При осуществлении описываем проверки определяется правильность физического соединения шины данных с выводами ПЗУ Юи, IC15. Проверка осуществляется следующей процедурой:

1. Установить переключатель Ю/М УТСС в положение, соответствующее вводу-выводу (в результате система переводится в режим ввода-вывода).

2. Установить переключатель WR в положение, соответствующее логической 1.

3. Установить переключатель RD в положение, соответствующее логическому 0. В результате система переводится в режим ЧТЕНИЯ с устройства ввода,

4. Установить системный адрес ВАо-BAi5 = 0000. В этом случае не выбирается ни одно устройство ввода.

5. Всё светоизлучающие диоды в данном состоянии включены.

6. Заземлить поочередно выводы ПЗУо и ПЗУ1 с помощью проводника. Каждый раз при заземлении очередного вывода ПЗУо или ПЗУ] соответствующий светоизлучающий диод УТСС выключается. Например, если заземлен вывод 8 Юн или Ю15 ПЗУо или ПЗУь то выключится светоизлучающий диод Do УТСС. Так осуществляется.визуальная проверка электрической работоспособности информационного канала от выводов ПЗУ системы к микропроцессору 8085.

Проверка информации выбора блока ПЗУ

Покажем теперь, как проводится проверка правильности работы схем выбора блока ПЗУ. Как известно, функция операции выбора блока заключается в поочередной выдаче на шину данных системы выходной информации одного блока ПЗУ. Вначале рассмотрим, каким образом проверить выбор блока 1Сц ПЗУ,

Сигнал на выводе 20 выбора блока паУ Юи принимает уровень логического О при сигнале логического О на выводе 3 Ю16. На выводе 3 сигнал уровня логического О появляется при сигналах О одновременно на выводе 1 (SELp) и выводе 2 (BMEMR). Это возможно, поскольку сигнал BMEMR принима-ет значение О при чтении данных из памяти, а сигнал SEU принимает значение О, если системный адрес принадлежит соответствующему блоку ПЗУ Юн.

Чтобы убедиться, что выбор блока осуществляется правильно, необходимо перевести систему в режим чтения данных из ПЗУ.

Процедура чтения данных из ПЗУ

1. Установить системный адрес ВАо-ВА15 в 0000. Из распределения памяти системы мы знаем, что ПЗУо соответствует адресное пространство 0000-03FF. В результате генерируется логический уровень О сигнала SELo.

2. Установить управляющие переключатели в положения:

а) WR= логическая 1;

б) Ю/М = логический 0. При этом система переводится в режим работы с памятью.

в) RD = логический 0. В результате система переводится в режим чтения памяти. Прн этом BMEMR принимает значение 0.

3. После шага 2(в) проверить наличие сигнала логического О на выводе 20 выбора блока Юг4 (выбирается данный блок).

4. Проверить наличие сигнала логической 1 на выводе 20 выбора блока Ю15. (Этот блок не выбирается.) При возникновении ошибки на шагах 3 или 4 можно статически проверить схемы дешифрирования при фиксировании системы в заданном режиме.

Процедура проверки правильности функционирования сигнала выбора блока на выводе 20 IC15

5. Установить системный адрес ВАо-ВА15 в 0400. Из распределения памяти системы известно, что ПЗУ1 соответствует адресное пространство 0400i6-07FFW В результате генерируется логический уровень О сигнала SELi.

6. Система должна перейти в режим, в котором сигнал соответствует уровню логического 0.

7. Проверить наличие сигнала уровня логического О на выводе 20 Ю15.

8. Проверить наличие сигнала 1 на выводе 20 Юм (этот блок не выбран). При возникновении ошибки на шагах 7 или 8 можно статически проверить схемы дешифрирования при фиксировании системы в заданном режиме.

Теперь проверка правильности дешифрирования техническими средствами ПЗУо и ПЗУ1 на основе электрического состояния адресной шины ВАо-ВА15 и шины управления системы завершена.

Проверка подачи питания на ПЗУ

ППЗУ 2708 требует наличия трех источников питания: +12 В, +5 В и -5 В. Проверим правильность электрического подсоединения этих трех источников к следующим выводам:

1. -f 12 В -к выводу 19 (ICi4, ICis).

2. +5 В -к выводу 24 (Юи, Ю15).

3. -5 В -к выводу 21 (Юи, Ю1).

Указанные уровни напряжения должны существовать как для Юи, так и для Ю15. Теперь проверка правильности электрического интерфейса всех устройств ПЗУ с системой завершена, и показано, что соответствующие технические средства функционируют.

10.9.

Проверка интерфейса ОЗУ системы

При проверке интерфейса ОЗУ необходимо рассмотреть следующие пять основных типов связей:

1) интерфейс шины данных с ОЗУ;

2) интерфейс адресной шины с ОЗУ;

3) интерфейс схем выбора блока с ОЗУ;

4) интерфейс схем разрешения записи с ОЗУ;

5) подачу питания на ОЗУ.

Вспомним, что в случае ПЗУ осуществлялась проверка лишь четырех типов связей. В случае ОЗУ возникает дополнительная необходимость в проверке интерфейса схем РАЗРЕШЕНИЕ ЗАПИСИ. Данный тип интерфейса существует для ОЗУ, поскольку система способна осуществлять не только чтение данных из ОЗУ, что характерно и для ПЗУ, но также и запись данных в ОЗУ,

Проверка адресации ОЗУ

Проверку сигналов на входах ОЗУ будем проводить точно таким же образом, как это делалось в случае ПЗУ, т. е. путем выдачи адресного сигнала посредством УТСС и последующего контроля соответствующих адресных входов ОЗУ. ОЗУ системы состоит из блоков Ю17, Ю18, Ю19 и IC20. Поэтому при проверке адресных входов необходимо убедиться в правильности соединения каждой адресной линии со всеми четырьмя интегральными схемами. Повторять процедуру проверки адресных входов ОЗУ нет необходимости, поскольку это уже делалось достаточно подробно в отношении адресных входов ПЗУ системы.

Проверка шины данных ОЗУ

Проверка шины данных ОЗУ проводится опять так же, как это делалось в случае ПЗУ. Отличие состоит в том, что два блока ОЗУ включают ОЗУ 1 КХ8, поскольку используемые ОЗУ представляют собой устройства 2114, организованные как 1 КХ,4 статическое ОЗУ. Для создания ОЗУ системы 1 КХ8 два устройства 2114 соединяются параллельно. Обращаясь снова к схеме системы (рис. 10.7) замечаем, что Ю17 и Ю18 составляют одно ОЗУ системы 1 КХ8. а Ю19 и Ю20 -другое ОЗУ 1 КХ8.

Линии BDo-ВОз шины данных соединяются с Ю17 и с Ю19, а линии BD4-BD7 -с Ю18 и с Ю20, как это показано на рис. 10.7.

Для проверки правильности соединения соответствующих линий шины данных с требуемыми блоками ОЗУ используем ту же процедуру, которая применялась при проверке шины данных ПЗУ. При этом система устанавливается в режим ЧТЕНИЕ с устройства ввода-вывода с подачей адреса ОООО на адресную шину (линии ВАо-ВА15). Далее поочередно заземляются линии шины данных ОЗУ BDq-BD7 и проверяется наличие логического уровня О сигнала на соответствующих светоизлучающих диодах УТСС. Отметим, что линии BDo-BD3 шины данных соединены с Ю17 и Ю19. Поэтому при проверке этих линий заземляется вывод-14 IC19 и определяется выключение све-тоизлучающего диода Do. Далее заземляется вывод 14 Ю19 и фиксируется выключение Do. Данная процедура повторяется до тех пор, пока не будут проверены все линии BDo-BD7 шины данных на правильность их соединения с соответствующим блоком ОЗУ.

Проверка сигнала РАЗРЕШЕНИЕ ЗАПИСИ В ОЗУ

Перейдем к обсуждению техники проверки сигнала РАЗРЕШЕНИЕ ЗАПИСИ в ОЗУ системы. Отмеггим, что этот сигнал параллельно подается на вывод 10 Ю17 и Ю18, а также параллельно поступает на вывод 10 Ю19 и Юго- Это вызвано тем, что каждое ОЗУ 1 КХ8 состоит из двух параллельно соединенных блоков ОЗУ меньшего объема. При подаче сигнала РАЗРЕШЕНИЕ ЗАПИСИ должны быть выполнены следующие условия. Система должна находиться в режиме записи данных в память, а на адресную шину должен быть подан адрес ОЗУ, в которое производится запись. Например, для успешной выдачи сигнала РАЗРЕШЕНИЕ ЗАПИСИ на блоки IC17 и Ю на адресной шине должен содержаться адрес этих блоков, т. е. адресная шина должна содержать адрес 1000-13FF на адресных линиях ВАо-ВА15.