вами 8216. Выводы такого устройства показаны на рис. 2,20. Видим, что это устройство состоит из формирователей с тремя состояниями, которые похожи на схемы, показанные на рис.

2.18,6. Вывод CS (№ 1) позволяет устройству функционировать в двунаправленном режиме, когда сигнал на этом выводе соответствует логическому 0.

Допустим на время, что вывод CS всегда находится в состоянии 0. Существуют ситуации, когда необходимо отключить шину данных. Эти ситуации будут рассмотрены в последующих главах.

Отметим на рис. 2.20 вывод DIEN (№ 15), определяющий направление передачи в устройстве. Сигнал, поступающий на этот вывод, эквивалентен сигналу управления направлением передачи данных, показанному на рис. 2.18. Если этот вывод находится в состоянии логического О, то передача данных разрешена в направлении от DI к DB. При противоположном состоянии вывода (логическая 1) разрешается передача от DB к DO, Выводы DI и DO физически соединены вместе.

Подсоединим устройство к микропроцессору 8080, как это показано на рис. 2.21. Очевидно, на вывод DIEN устройства 8216 необходимо подать некоторый управляющий сигнал, генерируемый микропроцессором. В случае микропроцессора 8080 при сигнале на выводе DBIN, соответствующем логической 1, осуществляется ввод данных. Поэтому можно подать сигнал DBIN на линию DIEN устройства 8216. Однако при этом необходимо убедиться, что выходная нагрузка для сигнала DBIN не превышена. Устройство 8216 потребляет ток не более 0,5 мА в состоянии логического О и не более 80 мкА в состоянии логической 1. ВЬгходной сигнал DBIN микропроцессора 8080 характеризуется 1,9 мА в состоянии О и 150 мкА в состоянии 1. Отсюда ясно, что с помощью выходной линии DBIN возможно управлять входом устройства 8216. Необходимо постоянно помнить о максимальной допустимой нагрузке для каждой линии в системе в любой заданный момент времени и не допускать превышения этой величины. Это особенно важно для начинающих.

При вводе данных в микропроцессор 8080 сигнал DBIN соответствует состоянию логической I. Это означает, что выводы DI, DO устройства 8216 должны быть соединены с шиной данных микропроцессора, что соответствует ранее приведенному объяснению процесса прохождения данных в устройстве 8216. На рис. 2.21 приведена полная схема буферирования шины данных 8080 без использования системного контроллера 8228.

Еще раз подчеркнем, что устройство 8228 отличается простотой применения, и этот фактор следует прежде всего рассматривать при использовании микропроцессора 8080. Устрой-

5 5 ь

ffl cq со

со cd

xramr

хгахгсг

ro co

ство 8228 позволяет снизить общее число выводов в системе, повысить ее надежность и уменьшить вероятность возникновения неполадок.

2.10. Буферированная шина

данных микропроцессора Z80

Для буферирования шины данных микропроцессора Z80 будем использовать технику, подобную той, которая применялась в случае микропроцессора 8080. Для Z80 отсутствует специальный системный контроллер, подобный устройству 8228. Для реализации соответствующего буферирования Z80 используем устройство 74LS245. Для нашего рассмотрения это устройство открывается путем подачи на вывод 19 сигнала уровня логического 0. На вывод DIR, определяющий направление передачи (вывод 1) устройства 74LS245, подадим управляющий сигнал RD с вывода 21 микропроцессора Z80. Все это показано на рис. 2.22.

Состояние логического О на RD определяет нахождение микропроцессора в режиме приема данных. В этом случае устройство 74LS245 должно разрешать передачу данных от системы на шину данных Z80. Вспомним, что в системе 8080 для управления направлением передачи данных использовался сигнал DBIN (активизирован при логической 1). Таким образом, для сигнала на прием данных от микропроцессора Z80 активное состояние соответствует логическому О, а от микропроцессора 8080 - логической 1.

2.11. Буферированная шина

данных микропроцессора 6800

Для буферирования шины данных микропроцессора 6800 снова используем устройство 74LS245. (Отметим, что для этой цели можно применить любую технику буферирования, приемлемую при двунаправленной передаче.) Использование 74LS245 мотивируется стремлением уменьшить число выводов в системе, но не следует думать, что это единственное устройство, подходящее для этой цели.

В рассматриваемом случае на вывод 19, открывающий устройство 74LS245, подается сигнал, соответствующий логическому О, либо этот вывод заземляется. При этом 74LS245 остается открытым.

Линия управления направлением передачи устройства 74LS245 соединяется с выводом R/W № 34 микропроцессора 6800, как это показано на рис. 2.23. Вывод R/W находится в состоянии логической 1, если режим микропроцессора соответствует вводу данных из системы. Отметим, что все рассматри-

Микропроисссор

Z80 о

74LS245

рованная шина данных

Направление передачи данных

1 - чтение 0-запись

Рис. 2.22. Полная схема буферирования шины данных микропроцессора Z80 с помощью устройства 74LS245.

33 32

Микропроцессор

6800 30

29 28 27 26

74LS245

Направление передачи данных 1 - ЧТЕНИЕ ЗАПИСЬ

Рис 2.23. Полная схема буферирования шины данных микропроцессора 6800. Отметим аналогию с рис.-2.22 в использовании устройства 74LS245.

ваемые микропроцессоры характеризовались обменом с буфе-рированием шины данных. Если для проектируемой системы такое буферирование не является необходимым, то соответствующие схемы просто исключаются. Буферирование же обсуждается с целью лучшего понимания особенностей передачи данных в микропроцессорной системе, а также способов борьбы с перегрузкой. Не следует думать, что буферирование шины данных используется всегда; в большинстве малых систем буферирование шины данных или адресной шины может не требоваться.

2.12. Буферирование шины

.данных микропроцессора 8085

Как уже отмечалось, для микропроцессора 8085 при передаче данных и адреса характерно наличие мультиплексированной шины. Однако для буферирования данных это не имеет особого значения. Поскольку активизированное состояние сигнала RD на выводе 32 микропроцессора 8085 соответствует низкому

Микропроцессор 8085

Буферированная шина данных

Направление передачи данных I - ЗАПИСЬ О - ЧТЕНИЕ

Рис. 2.24. Полная схема буферирования швны жавши микропроцессора 8085.

уровню при работе микропроцессора в режиме приема данных из системы, то этот сигнал Moacet быть подан на вгаэд DIR устройства 74LS245. Полная схема буферирования шины данных 8085 приведена на рис. 2.24.

2.13. Пояснения к шине управления системы

До сих пор рассматривались две из трех основных шйн системы с 3 шинами - шина данных и адресная щина. Обратимся теперь к третьей - шине управления системы.

Вспомним, что по шине управления системы передаются четыре сигнала, а именно:

1. чтение из памяти.

2. запись в память.

3. чтение с устройства ввода.

4. запись в устройство вывода.

Покажем теперь, каким образом реализуются эти сигналы для каждого микропроцессора.

2.14. Шина управления системы

на базе микропроцессора 8080

При рассмотрении шины данных микропроцессора 8080 было обнаружено, что буферирование шины данных и необходимое управление направлением передачи обеспечивались специаль-

Земля-+ 5в--5в-+ 12 В-

Запрос на ПДП системы

Запрос на прерывание Разрешение прерывания

ЦП 8080а

HOLD

TANK-j

#2(TTUK ROYIN-

Зёмдя

A, A

INT INTt

Аб Аб A? Ae

A,o A A12 A,3 A,4 5 WR DBIN HDLA

Ожиданиео, -7-Готово ;зз > *б Сброс

Синхро-низация

Ао

►А5

-Ас,

-А,о

-А,2

А,з А,4 ►Ais

+5 В

STATUS STROBE Земля

BUSEN-

>, is Coo

-DBo

-DBi

--DBi

-DB3

-DB4

-DB5

-DBg

-DB7-

- ГЫТА - - MEM R - -MEM W t/0 H

Рис. 2.25. Схема формирования шины управления на выходе светемшхч)

контроллера 8228. (С, разрешения фирмы Intel.)

ным устройством - системным контроллером и шинным формирователем 8228. Это же устройство генерирует в нужные моменты времени четыре основных сигнала управления, приведенных