DD2, а также с одним из входов каждого из логических элементов DD5 и DD6.

Состояние выходов динамического триггера изменяется с поступлением положительного фронта импульса на его счетный вход. В этот момент состояние информационного входа, вывод D, переписывается (повторяется) на прямой выход триггера - вывод Q. Выход (-Q) всегда имеет состояние противоположное Q.

На функциональной схеме, представленной на рис. 2.7, показано, что динамический триггер DD2 (D-триггер) имеет соединение инверсного выхода с информационным входом - D. Такое подключение триггера устанавливает его в режим деления частоты импульсной последовательности, поступающей на счетный вход, на два. Срабатывание триггера, то есть изменение состояния его парафазных выходов, происходит только в момент поступления на вход С положительного фронта импульса. В это время каждый из его выходов меняет свое состояние на противоположное. Выводы Q и D соединены между собой, поэтому любое изменение состояния выхода Q передается на вход D. В результате каждый фронт, поступающий по входу С, переписывает на выходы измененный уровень входа D. Между приходом двух фронтов состояние выходов триггера сохраняется стабильным, что показано на диаграммах 5 и б (см. рис. 2.8). Диаграмма 5 соответствует состоянию прямого выхода триггера -вывод Q, а диаграмма б - изменению состояния инверсного выхода - вывод (-Q). Переключение триггера происходит по положительным фронтам последовательности диаграммы 4.

Процесс цифрового деления исходной частоты на два имеет важную особенность: независимо от вида (временных соотношений импульсов и пауз) входного импульсного сигнала, в последовательности, полученной в результате деления, длительности импульсов и пауз будут равны (см. диаграммы 5 и б на рис. 2.8).

Выход Q триггера DD2 подключен к одному из входов элемента DD3, а инверсный выход (-Q) -к одному из входов логического элемента DD4. Двухвходовые элементы DD3 и DD4 выполняют функцию логического И. Элементы этого типа формируют на выходных выводах сигналы высокого логического уровня в случае, когда все их входы имеют также высокие уровни. При любой иной комбинации логических уровней на входах элемента И выход его будет оставаться низким. Все входы логического элемента оказывают одинаковое воздействие на формирование выходного сигнала, то есть они равноправны. Если на один из входов постоянно подавать высокий логический уровень, то он окажется разрешающим и не будет воздействовать на

прохождение через элемент сигнала со второго входа. Или иначе, все изменения сигнала, установленного на втором входе, будут точно повторяться нг выходе.

На рис. 2.7 вывод микросхемы IC1/13 соединен с одним из входов элементов DD3 и DD4 и може! быть использован для блокировки импульсных сигналов, поступающих на элементы DD3 и DD4 от выходов триггера DD2. Блокировка осуществляется подачей на этот вывод сигнала низкого логического уровня. В данной принципиальной схеме вывод IC1/13 постоянно соединен с IC1/14 - выходом источника внутреннего опорного напряжения +5 В. Этот потенциал является постоянным разрешением для прохождения последовательностей от выходов триггера на выходы DD3 и DD4. Следовательно, форма напряжения на входах и выходах элементов соответственно DD3 и DD4 будет идентична. В данном случае эти элементы выполняют функции буферных элементов и повторителей.

Последние элементы, установленные в цепи формирования ШИМ сигнала, это двухвходовые элементы DD5 и PD6. По одному входу этих элементов подключено к DD3 и DD4 соответственно, а другая пара входов элементов DD5 и DD6 объединена между собой и подключена к выходу DDI. Элементы DD5 и DD6 используются для исполнения логической функции типа ИЛИ-НЕ. Эти элементы осуществляют логическую операцию, аналогичную DDI, но добавляют еще и отрицание, которое в цифровой технике эквивалентно инвертированию. На выходе логического элемента ИЛИ-НЕ появляется сигнал низкого уровня, когда хотя бы на одном из его входов установлено напряжение высокого уровня. Если у двухвходового элемента или (ИЛИ-НЕ) ввести некоторое абстрактное различие между входами и один рассматривать как информационный, а второй - как разрешающий, то можно сделать вывод о том, что для прохождения данных от первого входа на выход элемента на входе разрешения должен быть установлен низкий уровень напряжения. При подаче высокого уровня на вход разрешения информация блокируется, и на выходе постоянно присутствует низкий уровень. Это справедливо для логики работы элемента типа ИЛИ-НЕ.

На входе DD5 действуют сигналы, поступающие от выходов DDI (см. диаграмму 4 на рис. 2.8) и DD3 (см. диаграмму 5). В результате логического сложения этих входных воздействии с инвертированием на выходе элемента DD5 появляется сигнал, показанный на диаграмме 7. Аналогично на диаграмме 8 представлена форма импульсов, полученных на выходе элемента DD6. Импульсы положительной полярности поступают на выходы DD5

и DD6, когда оба входных сигнала у каждого из этих элементов принимают значение низкого уровня.

Из диаграмм 4, 7 и 8 видно, что на выходах элементов DD5 и DD6 появляются чередующиеся импульсы последовательности диаграммы 4. Рабочими импульсами на диаграмме 4 будем считать временные интервалы, границы которых очерчены спадом и фронтом, то есть начало импульса - это спад положительного напряжения, а его окончание - положительный фронт. Один импульс с выхода DDI поступает на выход элемента DD5, а входной сигнал на DD6 в этот момент блокирован высоким уровнем, поданным от инвертирующего выхода триггера DD2. Сл-едующий импульс из последовательности на выходе DDI появляется уже на выходе DD6, а в DD5 он блокируется высоким уровнем, поступающим от прямого выхода триггера DD2. На выходе каждого из логических элементов DD5 и DD6 поочередно появляются импульсы из последовательности, сформированной на выходе DDI.

На выходах DD5 и DD6 формируются две последовательности импульсов. Частота следования импульсов в каждой из них в два раза ниже, чем частота пилообразного напряжения на конденсаторе СИ. Импульсы положительной полярности двух последовательностей разнесены во времени, то есть интервалы их действия не пересекаются. Далее каждая последовательность используется для управления своим транзистором полумостового импульсного усилителя мощности. Достаточно важным является вопрос корректного формирования импульсных последовательностей для возбуждения транзисторной схемы усилителя мощности, поэтому необходимо рассмотреть некоторые граничные случаи работы схемы источника питания и реакцию на них элементов микросхемы IC1.

Временное положение импульсов жестко определено формой пилообразного напряжения. Спады импульсов в каждой из последовательностей синхронизированы со спадами линейно нарастающего напряжения, формируемого генератором микросхемы. Временное положение спада не изменяется. Если рассмотреть диаграмму 3, то можно отметить, что положение спада импульса, формируемого ШИМ компаратором (см. диаграмму 4), зависит от текущего соотношения значений напряжения пилы и напряжения рассогласования. Понижение уровня напряжения рассогласования на диаграмме 4 вызывает сдвиг начала импульса влево. Положение фронта этого импульса, то есть его окончание, жестко определяется моментом спада пилообразного напряжения, следовательно, происходит увеличение его длительности. Частота импульсов не изменяется, а их длительность

регулируется выходным уровнем усилителя рассогласования DA3.

В начале описания работы ШИМ преобразователя упоминалось о так называемом компараторе мертвой зоны (см. диаграммы 1 и 2). Теперь, когда стал понятен общий механизм работы всей схемы широтно-импульсного модулятора, следует пояснить необходимость его наличия в схемах подобного типа.

На элементе DDI производится логическое сложение импульсных сигналов от компараторов DA1 и DA2. Ранее было сделано предположение, что положительный импульс компаратора DA2 имеет большую ширину, чем аналогичный выходной импульс от DA1. Однако, если начнется процесс сужения импульса от DA2, то при нулевом уровне сигнала от DA1 в предельном случае на выходе DDI установится постоянный низкий уровень. Триггер DD2 не сможет проводить коммутацию своих выходов, а на DD5 и DD6 появятся постоянные противоположные логические уровни. При этом остановится процесс коммутации транзисторов силового каскада. Для защиты от возникновения подобной ситуации предназначен компаратор мертвой зоны . При сужении импульса от DA2 наступает такой момент, когда длительность положительного импульса от DA1 становится определяющей при сложении сигналов, поступающих на входы DDI. Положительный импульс на выходе DDI не может быть уже выходного импульса компаратора мертвой зоны . Если проследить поведение цифровой части схемы в этом случае, то будет видно, что в результате преобразований на выходах DD5 и DD6 появятся последовательности положительных импульсов, длительности которых будут совпадать с паузами (логическими нулями) на диаграмме 2. Пауза же между этими импульсами будет равна длительности положительных импульсов на диаграмме 2. Это означает, что узел на компараторе мертвой зоны гарантированно обеспечивает появление в выходных каскадах ШИМ преобразователя последовательностей импульсов с заданными интервалами пауз между импульсами. Такой механизм действий позволяет увеличить поступление энергии во вторичную цепь и возобновить процесс ШИМ регулирования с помощью усилителя DAS и компаратора DA2. Пауза, образованная за счет наличия источника 100 мВ на входе DA1, позволяет исключить появление сквозных токов в силовых транзисторах усилителя мощности.

Появлением импульсных сигналов на выходах элементов DD5 и DD6 заканчивается логическая обработка сигнала рассогласования и формирование ШИМ последовательностей в преобразователе. Вид этих последовательностей импульсов останется

6-504

неи;менным до их подачи на силовые элементы . уси;ителя мощности. Все каскады, установленные между выходами элементов DD5, DD6 и базовыми цепями трапшсторов усилителя мощности, предназначены только для увеличения энергетических характеристик импульсов управления и согласования их уровней.

Внутренние транзисторы VT1 и VT2 микросхемы IC1 используются для первичного усиления управляющих последовательностей импульсов, которые подаются на их базы от элементов DD5 и DD6. Выводы этих транзисторов не имеют внутренних подключений к каким-либо нагрузочным резистивным цепям. Они специально оставлены свободными для применения транзисторов в различных вариантах схем включения. На принципиальной схеме, приведенной на рис. 2.2, показано, что каскад ШИМ регулятора имеет трансформаторную связь с усилителем мощности. Это традиционный подход к формированию цепей согласования низковольтного, относительно маломощного, узла управления и силового высоковольтного каскада. Непосредственное подключение выходных транзисторов микросхемы TL494 к трансформатору согласования используется редко. Обычно применяется каскад промежуточного усиления, построенный на транзисторах типа 2SC945, аналогичный представленному на схеме (см. рис. 2.2). Каскад предназначен для усиления по уровню и мощности импульсных сигналов, подаваемых в базовые цепи транзисторов силового каскада через трансформатор Т2, до уровня, достаточного для запуска полумостового усилителя и коммутации транзисторов Q9 и Q10.

В импульсных блоках питания транзисторы 2SC945 или их функциональные аналоги применяются очень широко независимо от фирмы-производителя изделия. Предельные значения основных технических параметров представленных здесь транзисторов следующие:

максимальная мощность рассеивания - 250 мВт;

напряжение коллектор-база - 60 В;

напряжение коллектор-эмиттер - 50 В;

напряжение эмиттер-база - 5 В;

ток коллектора - 100 мА;

ток базы - 20 мА;

типовое значение коэффициента усиления в схеме с общим эмиттером - 185-200;

типовая емкость перехода коллектор-база - 3 пФ;

типовое значение частоты единичного усиления - 250 МГц.

По отечественной классификации они принадлежат к семейству транзисторов высокой частоты и малой мощности.

Согласно схеме на рис. 2.2, выводы 1С 1/9,10 а соответственно и эмиттеры транзисторов VT1 и VT2 микросхемы TL494, подключены к общему проводу вторичных напряжений. Выводы 1С 1/8,11 (или коллекторы выходных транзисторов) соединены с проводником питания IC1 через резисторы R13 и R14 соответственно. Такое использование транзисторов соответствует схеме с общим эммите-ром и предназначено для работы в ключевом режиме. Транзисторы производят инвертирование сигналов, поступающих от элементов DD5 и DD6 Нагрузкой для выходных транзисторов микросхемы является двухтактный каскад на транзисторах Q7 и Q8. Базы транзисторов Q7 и Q8 соединены с коллекторами VT1 и VT2, смещение на них подано через резисторы R32 и R45. На коллекторе транзистора VT1 сформирована импульсная последовательность, показанная на диаграмме 9 (см. рис. 2.8). Вид последовательности на коллекторе VT2 представлен на диаграмме 10.

Транзисторный каскад на Q7 и Q8 с трансформатором Т2 в цепи нагрузки оптимизирован для усиления по мощности импульсных сигналов, поступающих от IC1. Эта особенность использования Q7 и Q8 предъявляет особые требования к выбору структурного построения цепей смещения транзисторов.

Из диаграмм 9 и 10 (см. рис. 2.8), отражающих вид последовательностей импульсов на базах Q7 и Q8, следует, что существуют временные интервалы, когда на базах обоих транзисторов устанавливается высокий потенциал. В эти промежутки оба транзистора открыты. Транзисторы закрываются поочередно. Когда транзистор Q8 закрыт сигналом низкого уровня, поданным от коллектора VT1, транзистор Q7 открыт, и наоборот, в момент закрывания Q7 транзистор Q8 остается открытым.

Эмиттеры транзисторов Q7 и Q8 объединены и через два последовательно соединенных диода D16 и D17 подключены к общему проводу вторичной цепи питания. Параллельно диодам D16 и D17 установлен электролитический конденсатор С20. Благодаря этому на эмиттерах транзисторов Q7 и Q8 уровень напряжения поддерживается постоянным. Значение напряжения на положительной обкладке С20 составляет +1,6 В. В момент поступления закрывающего импульса на базу одного из транзисторов Q7 или Q8, соответствующий транзистор из пары VT1 и VT2 находится в состоянии насыщения. В момент закрывания на базы этих транзисторов воздействует напряжение величиной примерно +0,8 В, следовательно, переход база-эмиттер имеет обратное смещение с напряжением примерно -0,8 В. Создаются условия для быстрого