1 \Y=Xt*XZ

¥T1

n JL

YXtXZ*

+хзхч

¥T1

I

Рнс 2.25 Прннцппнальпыо схемы базовых логических элементов для р-канальных МОП-транзисторов и их функциональное обозначение.

а И-НЕ, б -ИЛИ-НЕ, в ~ И-ИЛИ-НЕ: г - НЕ с буферным выходом

из входов схемы ИЛИ - НС. Число входов (коэффициент объединения по входу КобИли) здесь может быть вдвое больше, чем у последовательных (.многоярусных) схем, и достигает 10. Объясняется это тем, что у параллельных микросхем типа ИЛИ - НЕ число Кдидц ограничивается лишь сниясеиием высокого уровня напряжения за счет падения напряжения на нагрузке от суммарного тока утечки в цепях сток-исток входных транзисторов. Поскольку этот ток очень мал, К обили может достигать 10. Увеличение же числа входных транзисторов в многоярусных схемах усложняет топологию и снижает степень интеграции микросхем рМОП-типа. Хотя KogpjHc превышает четырех, ярусное включение позволяет реализовать схемы более сложных логических функций, например типа И - ИЛИ - НЕ (рис. 2.25, в)

Для увеличения нагрузочной снособности выход микросхем снабжается буферным каскадом В этих схемах заряд и разряд емкости нагрузки происходят всегда через небольшое сопротивление одного из открытых выходных транзисторов. Выходной каскад у таких схем анало! ччен двухтактному транзисторному выходу микросхе.ад

VTBxz

rrrr

тз U vm

vTs wo -X-

VTfZ VTtB

VTif

Рис 2 26 Схемы триперов нъ р-кана.тьны\ MOn-Tp.iHJiicTOpax-

а - статически!! триггер; б - универсальный диу\сту1!е11чаты1 триггер, в - временные диаграммы работы двухтактного три1 гера в режиме счета

ТТЛ (рис 2 25, г). При отсутствии сигнала на входе схемы открывается транэистоо VT3 и емкость d, заряжается. При подаче на вход схемы сигнала XI транзистор VT3 закрывается, но открывается VT4, через который происходит быстрый разряд емкости С. Нагрузочная способность таких схем может быть равна 20...30. Чем проще схема ячейки, тем больше емкость БПС памяти.

Соединение дв;,х инверторов позволяет получить упрощенною схему RS-триггера, содержащую всею четыре МОП-транзистора. Полные принципиальные схемы триггеров, входящих в состав серий микросхем построенных на МОП-структурах, включают также цепи управления (в.ходы установки О и < -] и счетный вход), реализуемые с помощью логических схем И, ИЛИ. В простейшем статическом триггере (рис. 2.26, а) для управления используются транзисторы VT5 и VT6. Пусть триггер находится в состоянии, при котором на выходе Q уровень напряжения соответствует высокому уровню, а на выходе Q-низкому, при этом транзистор VT1 закрыт, VT2 открыт. Прн подаче на затвор транзистора VT5 сигнала высокого уровня последний открывается, шунтируя закрытый транзистор VTl. Напряжение на стоке транзистора VT! уменьшается, что приводит к закрыванию транзистора VT2 п открыванию VT1. В результате схема переходит в новое состояние, при котором на выходе Q - низкий уровень, а иа выходе Q - высокий. Для перевода схемы в первоначальное состояние необходимо подать !* на затвор тразисгора VT6.

В состав серий микросхем на рМОП-траизисторах (К501, КР558, К573, КР160) наряду с комбинаторными схемами включены двухступенчатые тактируемые триггерные устройства, состоящие из основного и вспомогательного триггеров. Запись информации в такие

8-300

триггеры, имеющие инфор1\!аииоиные и тактовые входы, осуществляется только с помощью разрешающего тактирующего импульса.

В двухтактном двухступенчатом RS-триггере (рис. 2.26,6) основной триггер, принимающий информацию, образован транзисторами VT! - VT4, вспомогательный, фиксирующий состояние триггер-ного устройства, - транзисторами VT9 -VT12, Управление осуществляется с помощью схем И, образованных транзисторами VT5 -VT8 и VT13 -VT16.

Рассмотрим работу триггера. Пусть основной триггер находится в состоянии, когда в точке А напряжение соответствует О , а в точке В <l (R = S = 0), Если при этом отсутствует тактовый импульс Т2, то состояние вспомогательного триггера с равной вероятностью мон{ет быть Q = 0 и Q=l, Однако с приходом первого тактового импульса Т2 на вспомогательный триггер будет переписана информация с основного триггера, и он установится в состояние Q=l, Q=0,

Появление информационных сигналов R или S (при Т!=0) не изменит состояния триггера. Если же на затвор транзистора VT7 поступит сигнал S=! и одновременно с ним придет тактовый импульс Т!, сработает схема И (транзисторы VT7, VT8), уровень напряжения в точке В изменится и будет соответствовать О , а в точке А Ь. Такн.м образом, основной триггер перейдет в новое состояние, которое с приходом очередного импульса Т2 повторит состояние вспомогательного триггера, при этом импульсы Т! и Т2 должны быть разнесены во времени

Схема двухтактного RS-триггера (рнс. 2.26,6) преобразуете

в схему двухтактного триггера со счетным входом, если выходы Q и Q соединить с входами основного триггера (R и S соответственно). При отсутствии счетного импульса Т1 каждым поступающим импульсом Т2 информация будет переписываться из основного триггера (VTi - VT8) во вспомогательный VT9 - VT16 (см. рис. 2.26, е). Прн первом же счетном импульсе Т! срабатывает та схема И, на обоих входах которой оказывается сигнал Ь, И основной триггер устанавливается в состояние, инверсное вспомогательному. В этот момент запись информации во вспомогательный триггер заблокирована, так как Т2 = 0. Очередной импульс Т2=! установит вспомогательный триггер в состояние, соответств>ющее состоянию основного.

2,6.3. Квазистатические и динамические схемы

Как уже отмечалось выше (см. § 2 6.1), в квазпстатических и динамических схемах используется свойство МОП-транзистора сохранять заряд на паразитной емкости затвора в течение определенного времени. Это является основой для построения динамических ОЗУ, например, серии КР565, К589. Но в отличие от динамических квазн-статические триггеры не требуют так называемого тактового питания* в период хранения информации. Тактовое питание необходимо при записи информации; оно осуществляется тактовыми импульсами- фазами, имеющими длительность, меньшую, чем постоянная времен заряда и разряда паразитных емкостей затворов МОП-транзисторов. По сравнению со схемами статического типа квазистатпче-ские и динамические схемы триггеров позволяют в 2...3 раза уменьшить число используемых в МОП-транзисторов, что является резервом наращивания емкости ЗУ.