рый предварительно производится запись информации, определяющей режим работы каналов, и формирует сигналы выбора канала и управления каналом С.

Микросхема может работать в одном из трех режттмов: режим

О простой ввод/вывод; рен{им 1 - стробируемый ввод/вывод; ре-

jj 2 двунаправленный канал. Режим работы каналов можно

ттзменять как в начале, так и в процессе выполнения программы, что позволяет обслуживать разлттчные периферийные устройства в определенном порядке с помощью одттой микросхемы КР580ВВ55А. Каналы А и В могут работать в различттых режимах, а работа канала С завттсттт от режимов работы каналов А и В. Комбинируя режимы работы каналов, можно обеспечить работу микросхемы почти с любым периферийным устройством.

В режиме О осуществляется простой ввод/вывод данттых по трем 8-разрядным каналам, прттчем канал С может ттспользоваться как два 4-разрядных канала. Каждый ттз каналов может использоваться отдельно для ввода пли вывода информации В режиме О входная информация не запо.мннается, а выходная хранится в выходных регистрах до записп новой инфор.мацни в канал ттли до записи нового режима.

В режиме I передача данных осуществляется только через каналы А и В, а линит! канала С служат для приема п выдачи сигналов управления. Каждый из каналов А и В независимо друг от друга может использоваться для ввода или вывода 8-разрядных данных, причем входные и выходные данные фиксируются в регистрах каналов.

В режиме 2 для канала А обеспечивается возможность обмена информацией с периферийными устройствами по 8-разрядному двунаправленному каналу. Для организации обмена используются пять линий канала С. В режиме 2 входные и выходные данные фиксируются во входном и выходном регистрах соответственно. Назначение выводов КР580ВВ55А приведено в табл. 3.6.

Таблица 3.6

Микросхема КР580ВТ57 представляет собой программируемое 4-канальное усгройство прямого доступа к памяти (ПДП) и предназначена для организации по требованию периферийного устройства высокоскоростного обмена данными между памятью системы и периферийными устройствами, минуя центральный процессор. По каждому из четырех каналов обмен может происходить массивами данных до 16 Кбайт с возможностью задания начального адреса от о до 64 К. Структурная схема микросхемы КР580ВТ57 представлена на рис. 3.5.

АО-АЗ Ah-A7

то-втз

nASH0-BASH3

Буфер адреса

Схепа приема

запросов -

Регистр устанаани режипоВ

B0-D7

Ванных

HLDA

READY

RESET

запсчатющее Н успройстВо г* 8*16

Регистр состояния xa/tanoB

Устройстдо управления

MARh

Схепа ВыраВотки сигналов sanucb/weaue

IfOR

MEHR

mehw

Рис. 3.5. Структурная схема КР580ВТо7

Рассмотрим назиачениг основных узлов и принцип их взаимодействия. Микросхема может обслуживать до четырех периферийных устройств, запрашивающих режим ПДП подачей на схему при ема запросов асинхронных сигналов drqo-DRQ3. При поступлении двух и более запросов будет обслуживаться устройс)Во с наивысшим приоритетом. Приоритет устанавливается программно. Возможны два режима установки приоритета; фиксированный, когда канал о имеет самый высокий приоритет, а канал 3- самый низкий, и циклический сдвиг приоритета, когда после каждого цикла ПДП приоритет каждого канала изменяется При поступлении запроса н.т ПДП устройство управления формирует сигнал HrQ Запрос зах-

вата , запратпивающий центральный процессор (ЦП) о возмол<-ности использования системной шины для организации ПДП. При поступлении от ЦП разрешения иа пользование системной шииой HLDA схема приема запросов формирует сигкал DASK0~DASK3, подтверждаюшдтй запрашивающему периферийному устройству возможность ПДП.

Для хранения начального адреса н числа циклов ПДП используются два 16-разрядных регистра на каждый канал, которые образуют ЗУ емкостью 8X16 бит. Оба регистра-регистр адреса и регистр числа циклов -- должны быть загружены перед началом работы. В регистр адреса записывается адрес первой ячейки памяти, к которой должно быть обращение. Значения, записываемые в младшие 14 разрядов регистра числа циклов, указывают число ПДП минус 1 до появления сигнала ТС Конец счета на выходе микросхемы. В двух старших разрядах регистра числа циклов указывается режим обмена данными: проверка, запись, чтение.

Устройство управления фор.мирует все управляющие сигналы, необходимые для осуществления различных режимов работы м1и<-рос.хемы КР580ВТ57. Схема выработки сигналов запись/чтение обеспечивает прием, формирование и выдачу сигналов, осуществляющих об.мен информацией между ЦП и схемой ПДП, между памятью и пернферпйнымп устройствами.

Режим работы микросхемы устанавливает 8-разрядный регистр установки режимов. Запись в регистр осуществляется в режиме программирования после загрузки регистра адреса и регистра числа циклов, сброс, т. е. установка в исходное состояние, - подачей сигнала RESET. Записывая в ретистр установки режима определенную информацию, можно установить следующие режимы работы (обслуживания) схемы ПДИ: автозагрузка (повторение ранее выбранного массива адресов), конец счета, удлиненная/обычная запись, фикснрованньгй/ц1тклт1ческ1ч°т приоритет.

Регистр состояния каналов указывает, какой канал достиг условия конца счета. Буфер адреса предназначен для приег.та и вы-дачт! кода адреса. Двунаправленные адресные шины АО-A3 в режиме программирования являются входами, вьтбира.ющими один из регистров, информация с которого должна быть считана или, наоборот, запнсатта. В режиме обслуживаттня они являются младшими разрядами 16-разрядного адреса памяти. Выходы А4-А7, имеющие состояние Выключено , предназначены для выдачи 4-7 разрядов 16-разрядного адреса памяти.

Буфер данных состоит из восьми двунаправленных схем, каждая из которых [тчеет на выходе состояине Выключено и предназначена для сопряжения устройства ПДП с шиной данных ДШ. При программировании загрузка регистра адреса, регистра числа Циклов или регистра уст-новки режимов осуществляется из ЦП через шину датшых за два командных цикла.

При чтении содержимого регистра адреса, регистра числа циклов или регистра состояния каналов данные передаются в ЦП также через шину данных. В течение цнт<лов ПДП микросхема КР580ВТ57 управляет системной шттной н выдает через буфер данных старшие восемь разрядов адреса памяти одного из регистров адреса ЗУ. Эти разряды адреса передатотся в начале каждого цикла ПДП, а затем шина данных освобождается для обмена данными