йяйтовая команда CALL. В остальное время выход буфера данных находится в состоянии Выключено . Назначение выводов КР580ВН59 приведено в габл. 3.8,

3.2.7. Микросхема КР580ГФ24

Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов (ГТИ), предназначенный для совместной работы с ЦПУ КР580ВМ80А. Генератор формирует: высокоуровневые тактовые сигналы Ф1 и Ф2 с несовпадающими фазами; тактовый сигнал Ф2Т, по уровню совместимый с ТТЛ и синхронизированный с сигналом Ф2; сигнал STSTB Строб состояния , который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET Установка .

Структурная схема КР580ГФ24 представлена на рис. 3.7. Генератор опорной частоты при подключении к выводам XTAL1 и XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцевого резонатора.

Выход генератора опорной частоты выведен на внешний вывод OSC и соединен внутри микросхемы со счетчиком-делителем, входя-щи.м в состав тактового генератора. Тактовый генератор состоит из счетчнка-делителя на 9, логических дешифраторов, формирующих требуемые тактовые импульсы, выходных формирователей и вспомогательных логических схем и триггеров для генерации выходных сигналов: Ф1, Ф2, Ф2Т, STSTB, Тактовые импульсы Ф1 и Ф2 управляют МОП-входами микропроцессора КР580ВМ80А, Тактовый импульс Ф2Т используется для управления ТТЛ-входами в режиме прямого обращения к памяти.

XTAL1

XTALZ

TANK

Генератор

опорной

частоты

SYNC

RESIN

7 OSC

Тантодшй генера- тор

Выходные форпиро-батели

Р2Т

STSTB

READY

Рис. 3.7. Структурная схема КР580ГФ24

Дбунапрадленный

шинный срормироваШел!!

STSrS 1 Регистр состояния

BBIN

RESET ~Zr -- WR

HLBA

BUSEN

. MEMR

\мвп Декодиру/ощая [T/OR патрица

\INTA

Рис 3.8 Структурная схема КР580ВК28 и КР580ВК38

Отрицательный сигнал STSTB, длительность которого равна одному периоду частоты опорного генератора, формируется микросхемой КР580ГФ24 при поступлении на ее вход с микропроцессора КР580ВМ80А сигнала SYNC Синхронизация , свидетельствующего о начале машинного цикла.

При поступлении входного сигнала RES1N микросхема КР580ГФ24 с помощью триггера Шмитта и триггера TI вырабатывает сигнал RESET, синхронизированный с тактовым сигналом Ф2. По сигналу RESET осуществляется установка в исходное состояние различных устройств микропроцессорной систе.чы. Наличие в микросхеме триггера Шмитта позволяет подавать на вход RESIN сигнал с пологим фронтом. С поммцью триггера Т2 осуществ тяется стробиро-ванне входного сигнала RDYIN Готовность тактовым сигналом Ф2. Назначение выводов КР580ГФ24 приведено в табл. 3 9.

3.2.8. Микросхемы КР580ВК28 и КР580ВК38

Микросхемы КР580ВК28 и КР580ВК38 выполняют функции системного контроллера и шинного формирователя, осуществляют формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивают прием и передачу 8-раз-ряднон Информации между шиной данных микропроцессора и системной шиной.

Отличие микросхемы КР580ВК28 от микросхемы КР580ВК38 состоит в формировании сигналов I/OW. MEMW. Микросхема КР580ВК28 формирует эти сигналы относительно сигнала WR Запись , а микросхема КР580ВК38 ~ относительно сигнала STSTB Строб состояния , что позволяет при применении в микропроцессорной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия. Структурная схема КР580ВК28 и КР580ВК38 представлена на рнс, 3.8. Двунаправленный шинный формирователь осуществляет буферирование 8-разряд-

ной шины данных и автоматический контроль наиравления передачи данных. Подключение с!1стемиого контроллера к шине данных микропроцессора осуществляется с помощью двунаправленных выводов ПО-07, к систечнон шипе - с помощью двунаправленных выводов DBO-DB7. Прн необходимости с помощью сигнала BUSEN Управление системной шиной выводы DBO-DB7 системного контроллера могут быть переведены в состояние Выключено .

Регистр состояния выполнен на шести D-триггерах и предназначен для хранения информации о состоянии микропроцессора, поступающей по шине данных DO-D7 Запись в регистр состояния осуществляется по сигналу STSTB, поступающему в начале каждого машинного цикла,

Декодирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, WR, DBIN формирует сигнал INTA Подтверждение прерывания или сигналы чтения/записи при обращении к ОЗУ или УВВ. Назначение выводов микросхем КР580ВК28 и КР580ВК38 приведено в табл. 3.10.

3.2.9. Микросхемы КР580ИР82 и КР580ИР83

Микросхемы КР580ИР82 и КР580ИР83 представляют собой 8-разрядные буферные регистры, предназначенные для ввода и вывода информации со стробированием. Они могут использоваться как в Микропроцессорных системах, построенных на микросхемах серии КРбЗО, так и в других вычислительных системах и устройствах дискретной автоматики.

Микросхема КР580ИР83 отличается от микросхемы КР580ИР82 тем,что имеет инвертирующие выходы. Расположение выводов обеих