Таблица 3.!6

3.3.3. Микросхема КР588ВГ1

Микросхема КР588ВГ1 представляет собой системный контрот-лер (CKj и предназначена для организации па базе МПК серн;; КР588 16-разрядного процессора с системой команд и интерфейсом микроэвм Электроника-60 .

Системный контроллер прн работе в составе процессора обеспечивает: ввод/вывод 16-разрядных слов и байтов, обработку ирерывл-ннй, прямой доступ к памяти, управление магистральными приемопередатчиками. Структурная схема системного контроллера представ лена на рнс. 3.15.

Работа СК, как и процессора в цеюм, начинается с подачи на вывод RESET Начальная установка напряжения низкого уровня, По спгналу RESET СК на выводах ICO-IC3 Код прерывания формирует команду < Режим начального пуска , по которой процессор выдает адрес начального пуска, определяемый уровнем напряжения, предварительно установленного на входе PUM. Как правню первой микрокомандой, подаваемой па входы MNSO-MNS4 СК, является микрокоманда RES Начальная установка , которая подготавливает блок управления контроллера к приему следующей микрокоманды. Для установки всей системы, построенной на базе МПК серии КР588, в исходное состояние используется микроко.манда IN1T Инициализация , по которой СК на выводе INIT формирует г -пульс начачьной установки внешних устройств длите.чьностыо - 10 мкс. Входная микрокоманда записывается в 5-разряднып регистр микрокоманд СК по сигналу CS Выбор микросхемы . После дешифрации поступившей микрокоманды блок управлеггня выдает сигнал F1, свидетельствующий о возможности снятия микрокоманды. Сформировав все необходимые сгггналы, СК снимает сигнал F1, разрешая иодачу новой микрокоманды. Число выполняемых микроко-команд равно 26.

Для организации передачи адресов, данных, команд и векторов прерываний по системной шине процессора бюк управления обменом вырабатывает управляющие сигналы SYNC, DIN, DOUT, WTBT в co-

-тШттШттоРтт p rcppsprmimo т-ю a cz

LLlllJ:

Блок обраВоглки прерываний

j Б/юк ynpaS/iemn \ праемопередатчинопа

Блок рлравлепия

Блок упраиления cSfSHOi

ГПТП-ТТТГЗ

I ЩтвттитвшзтМ оРйдотгорА!

Регистр пикро\опанд

.Iz.

Плок управления рямьт доступоп к папяти

SACK дМС- дПР.

т1 1

MNS0.1rtS4 CS r1

Рис 3 !5. Структурная схема КР588ВГ1

ответствии с ГОСТ 26765.51-86 и группу сигналов квитирования для организации асинхронного обмена между отдель!1ыми блоками процессора. Двунаправленный вывод 0Р.41 служит для синхронизации работы микросхемы КР588ВС2 с СК при обмене данными по информационной шине процессора. Вывод 0РА2 нредназиачен для сип-хронизацип приема данных с шины процессора на группу микросхем КР588ВУ2 с кодировками 0001, 0002, 0003, которые вырабатывают микропрограммы в зависимости от результата выполнения операции в АЛУ. Вывод ОРАЗ синхронизирует прием данных с шины процессора иа группу микросхем КР588ВУ2 с кодировками 0004, 0005, которые вырабатывают микропрограм.мы в зависимости от кода прерываний, фор.мируемсто СК и выдаваемого на выводы IC0-IC3.

Блок обработки прерываний СК производит обработку как внешних, так и внутренних запросов прерывания. К внутренним прерываниям относятся: ошибка обращения к каналу, нрерыванце по Т- и Р-биту слова состояния процессора. Установка Т- и Р-битоз СК осуществляется специальной микрокомандой, и в дальнейшем Т- и Р-бтг-ты могут быть использованы для маскирования внешних прерываний EVNT Прерывание по таймеру и IRQ Прерывание с вводимым адресом-вектором .

Поступившие иа схему СК запросы прерываний анализируются, и код прерывания, соответствуютднй запросу с наивысшим ппиори-тетом, выдается иа выводы IC0-IC3. Затем ои поступает в управляющую память процессора (КР588ВУ2 с кодировкой 0005), которая р соответствии с поступившим кодом прерывания переходит к определенной программе обслуживания.

Блок управления приемопередатчиками после начальной установки СК переводит магистральный приемопередатчик (МПП) в режтт Вывода инфотмации: на выходе С1 устанавливается низкий уровень напряжения, на выходе С2 - высокий. При выполнении микрокоманд, связанных с процессом ввода информации, блок управления при-

емопередатчиками изменяет состояния управляющих выводов С1 и С2 на противоположные. При переходе процессора в режим прямого доступа к памяти СК переводит выводы С1 и С2 в состояние, запрещающее передачу информации.

Блок управления ПДП предоставляет канал процессора внешнему устройству, запросившему ПДП подачей сигнала D.IR Требо-ванне ПДП , только после выполнения цикла обмена самим процес-сором. При Этом СК сигналами С1 и С2 отключает процессор от канала и вырабатывает сигнал D.MG Предоставление ПДП , по которому внешнее устройство снимает сигнал DMR и устанавливает сигнал S.A.CK Подтверждение запроса . Внешнее устройство выполни

Таблица 317