боты синхронизатора. Выходные буферы служат ,для усиления мощности синхросигналов и согласования с нагрузкой Rl=50 Ом. Назначение выводов К1800ВБ2 приве.тсно в табл. 3.25.

3.4.3. Микросхема К1800ВТЗ

Микросхема К1800ВТЗ представляет собой 4-разрядное устройство обработки информации, которое может быть использовано для формирования и хранения адреса ЗУ и выдачи адреса при операциях обращения к памяти. Имеется возможность наращивания разрядности.

Структурная схема KI800BT3 представлена на рис. 3.21. Микросхема и-меет пять независимых 4-разрядных щин, три из которых (IB, ФВ, DB) двунаправленные и две однонаправленные (шипа А - выходная и шина Р -входная), что обеспечивает максимальную гибкость при выполнении различных команд передачи данных.

Арифметическо-логическое устройство выполняет 13 операций (арифметические, логические, сдвиговые) над семью возможными операндами, поступающими на входы АЛУ через мультиплексоры А и В, Операнды могут поступать с различных входных шин в зависимости от значения управляющих сигналов MSO-MS14. Входы Р дают возможность модифицировать адрес или использовать константы для адресации памяти. При вьшолиен1!и различных операций формируется ряд признаков, тюторые выводятся на внешние выводы микросхемы: CG/OV Генерация переноса/переполнение ; CP/Z Распростране-

Таблица 3.26

13-300

1зо-.тз

f:S;>f

Регистр адреса

IB0-IB3

Flufibiunneacc-p uuitbt 13

F0-P3

Мулсшипленсар В

CG/07

Регистр Вапнык

Мчльтиплексор

ФВО-РВЗ

Пупьтиппексор шины 3*В

7ГТГ

Мультиплексор к

. CP/Z

CO/RI,

Арифпетй/еско-логиче-сное устройство

-v! S; р =

Блок регистров

оВщеео назначения

1\ 7

7!.?г nS13

Внутренние е-управляющие сигналы

Дешифратор пикрокопанЗ

/ tSOtISS

HSB-nsn

Рис. 3.21. Структурная схема К1800ВТЗ

ние переноса/признак нуля ; CI/R1 Вход переноса/выход при сдвиге ; C0/R4 Выход переноса/вход при сдвиге . Назначение каждого из выводов определяется выполняеюй операцией.

Регистр адреса содержит информацию о текущем адресе памяти. Запись информации в этот регистр может осуществтяться с шин DB и ФВ, с регистра данных, с выхода АЛУ, с блока РОН. Информация с выхода регистра адреса передается на выходную шину .Л прямым или инверсным кодом. Управление выдачей адреса осуществляется сигналалси .ViS4, MS 14.

Регистр данных предназначен для предварительного хранения и--формацин и может быть загружен с шин DB, ФВ, IB и из АЛУ. Источник информации для регистра данных и приемник результата о;--ределяются yпpaвляющи!и сигналами iVlSO-MS3. Кроме того, регистр может использоваться как аккумулятор, если микросхем i KI800BT3 выполняет функции основного АЛУ или если организована параллельная работа с микросхемой K1800BCI дтя достиженш удвоенной точности вычислении.

Блок регнетров общего назначения состоит из четырех 4-разрядных регистров R0-R3. Регистр R0 используется в качестве счетчика программ и имеет специальный вход в АЛУ для модификации адре-

sro-sn

йешифра-iyktnop rrunoS сдвига

SF0-SF3

Дгшифра- mop дсличи-Hoi сдвига.

Схема установки знана

IBO ГВП

Мульта.тек сор входных 16

данных ных данных

Мультиплексор выход

РВО-РВ?

Рис. 3.22 Структурная схема К1800ВР8

са памяти. Адресация РОН производится сигналами MSI2, MSI3. Блок РОН может быт:, загружен с шины DB п из АЛУ, Назначение выводов К1800ВТЗ приведено в табл. 3.26.

3.4.4. Микросхема К1800ВР8

Микросхема KI800BP8 представляет собой 16-разрядный сдвигатель и может быть использована для предзаритсльпой нормализации н выравнивания степеней прн выполнении операций с плавающей запятой. Сдвигатель может выполнять восемь Т1Ш03 операций: арифметические сдвиги вправо и влево, циклические сдвиги вправо и влево, сдвиги вправо и влево дополнительным кодом, заполнение выходов значением знакового разряда или единицами. Число разрядов сдвига может быть до 15.

Структурная схема KI800BP8 представлена на рис. 3.22. Рассмотрим назначение основны. узлов. Дешифратор типов сдвига выбирает тип выполняемой операции сдвига в зависимости от кода, по-ступающс-о г:- вvoды STO-ST2. Дешифратор величины сдвига в за-виси1[ости от кода на входах SFO-SF3 определяет число разрядов, па которое необходимо произвести сдвиг, и разряды, в которые должен быть по.мещен знак.

Мультиплексор входных данных осуществляет передачу входной информации, поступающей на входы IBO-JB15, прямым кодом или сциклическим сдвигом вправо на один, два или три разряда. Мультиплексор выходных данных осуществляет передачу информации

Т а блица 3.27

Номер вывод.

Натаачрнчг

28-35, .37-44

6, 8, 13, 21, 5, О, Н> 20, 4, 10, 15, 19. 3, П. 16, 18 1, 24

7, 17 12, 36

22, 23, 26, 27 47-45

1В15~-1Е0 ФВО-ФВ15,

gnd gnd

Sr0-SF3 ST0-ST2

Входная шипа данных Выходная шина данных

--5,2 В

Знаковый разряд

Общий

Общий

Величина сдвига Тип сдвига