прямым кодом нлн с циклическим сдвигом вправо на четыре, восемь либо двенадцать разрядов на вььходы ФВО-ФВ15 и устанавлнпает знак на выходе в соответствии с сигналом, формируемым схемой установки знака. Назначение выводов KI800BP8 приведено в табл. 3.27.

3,4.5. Микросхема К1800РП6

Микросхема К1800РП6 представляет собой двухадресный блок рс. гпстров и может быть использована в качестве быстродействуюпдегс буфера в микропроцессорных системах. Структурная схема К1800РП>] представлена на рис. 3.23. Основу составляет матрица регистров, i памяти, в которую .можно записывать и считывать инфор.мацию одновременно в разные регистры. Матрица состоит из двух частей \ н В, содержащих 32 слова по 9 бит каждая и адресуемых независим! через свои адресные входы AAI-АА5 н ABi-АВ5, Такая органнз. -ция памяти позволяет одновременно обращаться к двум регистрам используя незавт1симые шины адресов и данных.

Запись ннфорхгащш с двунаправленных 9-разрядных шин и DB в регистры матртщы, адреса которых определяются кодами подаваемыми на адресные шины AAI-АА5 и АВ1-АВ5, осущестз-ляется соответственно по сигналам EWA и EWB Разрешение записи .

AAJ-AA5

RESETO

SYNA ААО

ОА0-М8 =0

вво-вве

Форпиродатет записи

Формирователи записи

Деширра-тор Л

Контроль четности адреса и данных

Триггер ошиВки

Матрица регистровой памяти

Регистр А

Регистр

Выходной Вуфер

Выходной

Анализатор ч адресов

Five

Дешифратор В

3£

Вонтроли четности адреса и ванных

Триггер ошиВни

~\7р.в

АВ1-АЕ:

Рис. 3 23. Структурная схема К1800РП6

Регистры А и В предназначены для временного хранения информации, считанной из матрни А и В памяти. Синхронизация записи этой информации в регистры осуществляется соответствующими сигналами SYN Синхронизация . Сигналы ЕА и ЕВ - Разрешение пы-дучи управляют выдачей информации с регистров н4 шину данных DA и DB.

В микросхеме KlSOOPEiB предусмотрена возможность контроля четности адреса и данных для каждого канала и выдачи ошибки четности на выводы ERA и ERB. В качестве битов четности адреса используются биты ААО, АВО. Возможен режим игнорирования контроля четности. Специфика схемы такова, что одновременное обращение к одинаковым адресам по каналам А и В является запрещенной комбинацией, которая может привести к сбою. Во избежание этого с помощью анализатора адресов сравниваются адреса обращения по каналам А и В и в случае их равенства выдается сигнал ERR. Установка триггеров ошибки регистров А п В и выходов ERA и ERB Ошибка четности в исходное состояние осуществляется сигналом RESET и RESETO Установка . Назиачеиие выводов К1800РП6 приведено в табл. 3.28.

Таблица 3.28

Номер вывода

G6oiHa4eti.:<

НазначеЕнте

Шина данных DA

Шина данных DB

Бит четности адреса канала А

Адрес капала .А Адрес капала В Бит четности адреса капала В

Разреше[!1!0 выдачи данных иа шинь! D.\ и DB Разпешеипе записи с шин DAn DB

Ошибка четкпстг. ка.ча нОВ А и В

Сннхротшззция считыва1[ия

3 регистр!,! А и В

cтaиoвкa

Ошибка обращения

-5,2 В

Общий

Общий

Микросхема KI800BA4 представляет собой 4-разрядный двунаправленный транслятор и предназначена для согласования логических уровней ЭСЛ- и ГТЛ-схем, что позволяет совместно с МПК серии К1800 использовать схемы памяти и внешних устройств, имею-нгне входные и выходные сигналы ТТЛ-уровня. Микросхема К 18008.44 обеспечивает передачу информации в обоих направлениях: ЭСЛ-н>-ТТЛ; ТТЛ-ЭСЛ. При необходимосги информация запоминается. Ушкросхсма состоит из четырех идентичных разрядов. Структурная схема одного разряда представлена на рнс. 3.24. Ко.ммутатор на основе анализа входных сигналов S и DE определяет направление передачи данных и запрещает или разрешает их вывод. Передача информации в 1[икросхеме может происходить с запоминанием се в триггере-защелке или минуя его, что увеличивает скорость передачи. Управление осуществляется сигналом BPS. Синхронизация триг гера-защелки производится сигналом SYN. Схемы вывода ЭСЛ и ТТЛ содержат мультиплексоры, обеспечивающие заданные релшмы работы, и выходные формирователи, позволяющие осуществить соответствующее согласование уровней. Назначение выводов KI800BA4 приведено в табл. 3.29.

Таблица 3.29

3.4.7. Микросхема К1800ВА7

Микросхема К1800ВА7 представляет собой 5-разрядный двунаправленный приемопередатчик, предназначенный для двустороннего обмена сигналами ЭСЛ-уровня в микропроцессорных систе.мах.

Структурная схема одного разряда приемопередатчика KI800BA..7 представлена на рис. 3.25. Остальные разряды идентичны. Принципы работы микросхем KI800BA7 и К1800ВА4 аналогичны: сигналы S и DE определяют направление передачи и разрешение выхода, сигнал BPS - передачу с запоминанием на триггере-защелке или минуя его.

Отличие приемопередатчика от транслятора уровня состоит ВТОМ, что в приемопередатчике передача информации осуществляет!я без инверсии и отсутствует преобразование уровней. Назначение ви-водоз KI800BA7 приведено в табл. 3.30.