Коммутатпр

Преобразователь рро.Ья

Мультичпексор входных данных

Триггер -защ ел на

Ноппутатор

Мультаоленпор входных данных

Триггер-оащ ел на

Мдпьтиппе-

нсор выхода А

Пдльтипле-

ноор выхода В

Выходной Ls формирователь

Выходной форпироВа- тель

Рис. 3.24. Структурная схема Рис. 3.25. Структурная схема KI800 К180СВЛ4 DA7

Таблица 3.30

3.4.8. ЛАикросхема К1800ВУ1

Микросхема К1800ВУ1 представляет собой схему микропрограы-\[иого управления и предназначена для формирования адреса микропрограммной памяти и управления последовательностью выполне1Н1я микрокоманд в системах, построенных на базе МПК серии К1800, Микросхема осуществляет обработку 4-разрядной информации, имеет возможность наращивания разрядиостп и реализует 16 микpoкoIaнд

NSO-NSS

NA0-HA3

180-183

nsB-ш

f1b5

mo-ns3

RESET

Б/ШН упрадленая ды5ороп нопанВы

Стен

Регистр нопана

Регистр повторения

Схема приращения

Бпон управления састолниеп

Блок форгшрода

HUff

слеВуюцего адреса

Регистр состояний

Регистр адреса

Буфер адреса

АО-АЗ

ST0-SJ3

==4>

Ptic. 3.26. Структурная схема К180ВУ1

Высокая гибкость схемы обеспечивается с помощью пяти независимых 4-разрядных шин, две из которых IB, ФВ - двуиаправлениые, остальные -однонаправленные (NA -входная шина следующего адреса, А - выходтшя шина адреса, ST - виходиая шнна состояния). Структурная схема К1800ВУ1 представ lena на рис. 3.26. Рассмотрим назначение основных узлов.

Блок управления выбором команды в зависи.мости от кода команды подаваемого иа входы NSO-NS3. формирует управляющие сигналы обеспечивающие ее выполнение. Блок формирования стедующе-го адреса в зависимости от выполняемой команды определяет источник информации для следующего адреса, например шины NA, IB, фВ, регистр команд, стек, регистр повторения, и направ.яет его в регистр адреса.

Содержимое рег1!стра адреса через буфер адреса, упрлвляемый сигналом MS5, выдается па выходную шииу адреса АО-.\3.

Регистр повторетшя выполняет несколько функции. Для команд многократного сдвига, умножения и деления регистр повторения является счетчиком, в который число повторений записывается спецп-альной ко.мапдой с шины NA. После исполнения выбранной микрокоманды или подпрограммы содержимое регистра повторения увеличивается иа 1. При достижении заданного числа повторений схема переходит к следующей микрокоманде. Вторая функция репютра повторения- накопительный рсптстр для адреса управляющей памяти при реализации команд передачи управления. В этом случае содержимое регистра адреса, уве.ппеиное на I, поступает в регистр повторения, а после окончания подпрограммы вновь возвращается в регистр адреса. Схема приращения используется для увелттчения иа 1 содержимого регистра адреса или регистра повторститя при выполнении ие;-0т\г1ьгу .тикрокоманд.

Регистр команд предназначен для хранения начального адреса управляющей памяти, поступающего с шшты IB. Код, содержащийся в регистре команд, может быть направлен в регистр адреса, где ои используется для начала новой носледователыюсти микрокоманд или для видоизменения команд существующей последовательности.

Блок управления состоянием содержит логику, управляющую за-помииаиие.м ус.ювий признака в регистре состояний. Запись в регистр состояний может осутцествляться с шин NA и IB. Кроме того, любой разряд регистра состояний .может быть установлен в 1 или О по входу DI. Выходы регистра состояний поступают на выводы STO - ST3 и при необходимости информация с любого его выхода может поступать на шины расширителя EX. Работа блока управления состоянием задается управляющими сигналами MSO-MS3.

Стек, выполненный в виде четырех 4-разрядных регистров, используется для хранения адресов возврата при обращении к подпрограммам и для запо-мпнания состояния внутренних регистров при обработке прерываний. При возвратцении к основной программе ее адрес, хранящийся в самом верхнем регистре стека, направляется в регистр адреса. Для увеличения глубины стека можно нспо.тьзоаать регистр повторения как пятый регистр стека или внешние регистры, подключая их через шины IB и ФВ.

Блок управления шинами осуществляет двусторотптюю связь чеж-ДУ двунаправленными шинами IB i; ФВ и внутренними регистрами микросхемы. Режим рабо1ы шин IB и ФВ (ввод-вывод) и направление передачи информации (регистр повторения, регистр команд, стек)