стека, который содержит адрес последней заполненной ячсгки стека. Регистр R7 служит счетчико.м команд и содержит адрес очередной выполняемой команды. Использование РОН для хранения операндов при процессорных операциях повышает быстродействие систем, построенных на базе микропроцессора KPISOIB.VU. Ипформацтгя о те-кyщe! состоянии процессора включает: текущий приоритет процессора, значения кодов условий ветвления, т. е. знак, нуль, переполнение, перепое, состояние Т-разряда, используемого при отладке программы. Эта тшформацпя хранится в регистре состояния процессора (РСП). При выполнении команд передачи управления содержимое регистра состояния сохраняется в стеке. Регистры адреса и датшых осуществляют связь операционного блока с внутренней магистралью.

Блок микропрограммного управления (БМУ) производит преобразование кома!1ды, поступающей с системной магистрали, в последовательность микрокоманд и выполнен в виде программируемой логической матрицы. Программирование системы команд производится на этапе изготовления микросхемы.

Интерфейсный блок (ИБ) предназначен для организации обмена между системной магистралью и внутренними устройствами процессора. Он осущегтвляет управление совмещением операций и согласование работы 06 и БУ\У. Буферный регистр команд (БРК) нредназиачен для предварительного приема команды. В процессоре прием и обработка команд совмещены. Во время обработки текущей команды происходит прием следующей команды в БРК с дальнейшей ее пересылкой в БМУ.

Таблица 3.32

Номер ьыьода

Обознтчепие

Назначение

9-20, 22-25

5 21 28 29 30

31-33

ADO-AD15

SACK

D.MGO

D.WR

DCLO

ACLO

IROl-IRQ3

INIT

VIRQ

lAKO

DOUT

PRLY

WTBT

S\XC

Шина адрес/данные

Тактовый сигнал Подтверждение выборки Предоставленпе ПДП Требоватпте ПДП Общий Занято

Авария источника питания Авария сетевого питания Запрос радиального прерывания Установка

Требование прерывания Предоставление прерывания Вывод данных Ввод данных Ответ

Занись/байт Обмен + 5 В

Блок согласования осуществляет связь внутренней магистрали гроцессора с системной магистралью, управляет буферами приема и выдачи информации на шину A/D .Адрес/данные .

Блок прерываний организует приоритетную систему нрерывзпин в процессоре, принимает и обрабатывает внутренние и внешние запросы на ирерывание. При одновременном появлении нескольхнх запросов все источники прерываний но взаимному приоритету образуют следующую иерархию, ошибка обращения к каналу; резервиы,1 или запрещенный код в регистре команд; Т-разряд в слове состояния процессора; сигнал аварии сетевого питания ACLO, запросы радиального прерывания IRQ1, 1RQ2, 1RQ3; требование прерывания VIRQ. Необходимо отметить, что блок ирерыванин реагирует на запросы ACLO, IRQ2, IRQ3 при нх переходе от высокого уровня напряжения к низкому. Предварительной установкой приоритета процессора (7-н разряд РСП) можно игнорировать запросы прерывания VIRQ, IRQ2, IRQ3. При возникновении условий прерывания процессор микропрограммно осуществляет сохранение текущего значения счетчика команд и слова состояния и производит загрузку нх нового значения нз пары ячеек внещнего ОЗУ или ПЗУ. Адрес вектора прерывания, т е. указатель пары Я.еек внешней памяти, формируется в процессоре в соответствии с конкретным запросом прерывания. Прерывание i юцсссора обычно допускается лишь в конце выполнения команды. Только прерывание Ошибка обращения к каналу может остановить влполнение команды на любой фазе ее выполнения. Назначение выводов КР!801В.\11 приведено в табл. 3.32.

3.5.2. Микросхема КР1801Вт-030

Микросхема КР180!ВП1-030 представляет собой схему управления блоком памяти, выполненным на основе микросхем динамического ОЗУ (К565РУ6). Микросхема осуществтяет: прием, хранение и преобразование адреса для накопителя ОЗУ; регенерацию памяти; связь накопителя ОЗУ и буферного регистра данных с каналом передачи информации микроэвм типа Электроника-60 . Структурная схема КР1801ВП1-030 нредстав.тена на рис. 3.28.

Адрес, по которому происходит обпащснче к ОЗУ. поступает с шины A.D0-ADI5 в регистр адреса. Фиксация адреса в регистре осуществляется спгнглом SYNC Обмен . Выдача адресi ОЗУ АО- А6 осуществляется в виде разделенных во времени адреса строки и адреса столбца, сопровождаемых соответственно стробами RAS и CAS. Преобразование адреса осуществляется мультиплексором адреса. В режиме регенерации мультиплексор адреса выдает в качестве адреса регенерации содержимое 7-13 разрядов счетчика адресов рсгенерацип. Разряды 0-6 этого счетчика выполняют функцию дели-тетя сигналов тактовой частоты, поступающих на вход CLK Тактовый сигнал .

Компаратор адресов анализирует адрес обращения к ОЗУ и формирует сигнал LOCK Блокировка прн обращении в область стар-шпх 4К слов. Этот сигнал используется при совместной работе с микросхемой КР1801ВМ1.

Блок синхронизации вырабатывает сигналы управления внутренними узлами микросхемы и формирует сигналы, обеспечивающие об-

д?.,ПЗ

Нccl сл/р -

Компаратор

адрес-оЗ

LOCK

CLK

11;,/ьпаллексор адреса

I So ил,., и к ипресуд 0-1.

.i.O-AB

Выходной

->j ддфер p=;r адреса

BOLT -

fiCBL -KSEL -

BCLb

Блок сануропизации

RPLY Rm

PAS1

CASO

CAS1

Ш - С

-BtiE

Piic 3 28. Стркмрпая схема КР 180! ВП 1-030

Таблица 3.33

Ho.ip шьода

Назначение

Шипа адрес/дацные

Адрес ОЗУ Ввод данных Вывод данных Тактовый сигнал Строб адреса строки Блокировка Ответ

Синхронизация

Разрешение выдачи

Выборка регистра режима

Строб записи

Строб адреса столбца

Общий

Запнсь/байт

Авария источника питания Обмен

Выборка памяти Ч-5 В