Микропроцессорная секция параллельной обработки информации КР1802ВС1

Разрядность обрабатываемых данных....., 8

Число каналов ввода/вывода информации . , , , 2

Разрядность каналов ввода/вывода информации , 8

Число разрядов микрокоманды......., 8

Максимальный объем адресуемой памяти, слов . . 2*

Время передачи информации от входа до выхода, ис <150

Потребляемая мощность, мВ , <!400

Двухадресный блок регистров общего назначения КР1802ИР1

Число адресных щин 2

Разрядность адресных щин . ,........ 4

Число информационных щин......... 2

Разрядность информационных щин......, 4

Число регнетров.............. 16

Разрядность каждого регистра........ 4

Время передачи информации с щнны DA на щину

DB, НС.................. <45

Потребляемая мощность, мВт......... <800

Арифметический расширитель (сдвигатель) КР1802ВР1

Число каналов ввода/вывода информации . . , , 1

Разрядность канала ввода/вывода информации , , 16

Разрядность канала параметра сдвига , , . . . 5

Разрядность микрокоманды.......... 3

Время передачи информации от входа до выхода, не <90

Потребляемая мощность, мВт......... <1400

Схема обмена информацией КР1802ВВ1

Число каналов ввода/вывода информации .... 4 Разрядность канчдого канала ввода/вывода информации ..................

Время передачи информации нз канала в канал, не

<80

Потребляемая мощность, мВт <1400

Схема умножителя 8X8 разрядов КР1802ВРЗ

Число каналов ввода информации . . . Разрядность каналов ввода информации . Число каналов вывода информации , . Разрядность канала вывода информации BpeIЯ yпoжeния 8-разрядных чисел, не Потребляемая мощность, мВт.....

<!30 <1350

Схема умножителя 12X12 разрядов KM1S02BP4

Число каналов ввода информации , , . Разрядность каналов ввода нгиформации Число каналов вывода информации . . Разрядгюсть каналов вывода информации Время умножения 12-разрядных чисел, не Потребляемая мощность, мВт.....

<iSO <3000

Схема умножителя 16X16 разрядов КМ1802ВР5

Число каналов ввода информации......, 1

Разрядность канала ввода ннформацни ..... 16

Число каналов ввода/вывода информации .... 1

Разрядность канала ввода/вывода информации . . 16

Число каналов вывода информации...... 1

Разрядность канала вывода информации . , . , 16

Время умножения 16-разрядных чисел, но ... . <165

Потребляемая мощность, мВт......... <4000

Сумматор четырех 4-разрядных чисел КР1802ИМ1

Число каналов ввода информации....... 4

Разрядность каналов ввода информации .... 4

Число каналов вывода информации ...... 1

Разрядность канала вывода информации .... 4

Время суммирования, не.........., <47

Потребляемая мощность, мВт......... <1400

п - число используемых микросхем.

Микросхемы выполнены в пластмассовых (КР) и керамических (КМ) корпусах типа- 239.24-2 - КР1802ИР1; 2206.42-1 - КР1802ВС1, КР1808ВР1, КР1802ВВ1; KPI802BP3; 2207.48-4 - КР1802ИМ1; 2136.64-1 - КМ1802ВР4, КМ1802ВР5.

3.6.1. Микросхема КР1802ВС1

Микросхема KPI802BC1 представляет собой 8-разрядиую микропроцессорную секцию параллельной обработки информации с возможностью наращивания разрядности и предназначена для выполнения следующих операций: арифметическое сложение и вычитание в дополнительном коде; логические операции конъюнкции, дизъюнкции, инверсии и сложения по модулю 2; арифметические, логические и циклические сдвиги вправо и влево иа 1 разряд. При этом имеется возможность маскирования отдельных разрядов входных данных содержимым регистра расщиреиия. При соедииеиии нескольких микросхем КР1802ВС1 можно выполнять операции обработки байтов, широкий набор сдвигов, включая расширенные сдвиги, последовательный и ускоренный перенос без внешних дополнительных схем с выработкой признаков результата только в выбранных микросхемах. Структурная схема KPI802BC1 представлена на рис. 3.36.

Ввод и вывод информации осуществляются через двунаправленные 8-разрядные шины данных DA и DB. Регистры А и В предназначены для приема н храпения входной информации, запись которой в соответствующий регистр осуществляется по тактовому сигналу CLK. Входная информация с регистров А и В через мультиплексоры А и В поступает в АЛУ, которое производит операции над поступившими операндами в соответствии с кодом микрокоманды MNSO- MNS7, подаваемым иа вход дешифратора микрокоманд. В зависимости от выполняемой микрокоманды АЛУ вырабатывает ряд признаков (нуль результата, переполнение, выдвигаемый разряд), которые выдаются соответственно на выводы ZR, 0V, F. Результат

c,-;s

ЛВО-ив/

Регистр

Регистр

Пульти-пленсор к

Вулыпи-плексор

Дешифратор nuKpoHOiiaMd

х Виутренлие ~ упраВляюш.ие сигналы

3 5

Регистр ipacuiupe-piL тя

BO/LI

RI/LO

rF Выходной Вуфер шины А

I lirfe Выходной -J ffe. Вуфер -- и1ины в

Рис, 3.36 Структурная схема KP1802BCI

вмполнения операции через сдвигатель .А.ЛУ поступает в выходной буфер А или В и па соответствующую выходную шину. Выходные буферы имеют на выходе состояние Выключено и могут быть переведены в это состояние при подаче на входы CS Выбор микросхемы 1! ED Разрещенне выдачи сигналов высокого уровня.

Регистр расширения и его сдвигатель используются для храие-ння маски при выделении битов, для хранения одного из операндов при выполнении операции АЛУ, при работе со словами двойной длины в процессорах, реализующих операцнн с плавающей запятой, Cim-хроннзация работы различных узлов микросхемы осуществляется 1 .ктовым сигналом CLK, Назначение выводов KPI802BC1 приведено в табл, 3,41,

3.6.2. Микросхема КР1802ИР1

Микросхема КР1802ИР1 представляет собой двухадресный блок РОН, предназначенный для организации сверхоперативной на.мятг. и многоадресных ОЗУ. Он имеет два независимых 4-разрядных канала А и В для приема и выдачи информации. Структурная схема блока РОН представлена на рнс. 3,37,

Матрица РОН состоит из шестнадцати регистров, каждый из ко-