Устройство управления режимом работы напала А

AAQ-AAl Дешифратор канала А

Аво-т

Устройство управления режимом работы канала В

Матрица регистров

общего назначения 18*4

Усилители записи/ считывания канала А

ДАО-БАЗ

Усилители записи/ считывания канала В

пво-ввз

Рис, 3 37. Структурная схема КР1802ИР1

Таблица 3.41

Номер БЫБСД

Обозначение

Назначение

1, 3, 5, 18,

20, 22, 24, 41

2, 4, 19, 21, 23, 25, 40, 42 6-9, 14-17 10

11 12 13 26 27

28, 37-39

29 30 31

32 33

34, 35

DA0-DA7

DB0-DB7

MNSO-MNS7 CI

LO/RI, RI/LO,

RO/LI, LI/RO

Р, G CS

Шина данных А (ввод/вывод)

Шина данных В (ввод/вывод)

Микрокоманда Вход переноса Общий

Признак нуля Тактовый сигнал Переполнение Выдвигаемый разряд Входы/выходы при сдвиге

Разрещение выдачи Выбор старшей микросхемы Управление инверсией старшего разряда + 5 В

Выход перепоса Распространение, генерация переноса

Выбор микросхемы

торых имеет четыре разряда, и выполнена иа триггерах, переключение которых из одного состояния в другое осуществляется сигналом потенциального типа и не зависит от его фронта. Выбор необходимого регистра матрицы как в режиме записи, так и в режиме считывания осуществляют дешифраторы канала А и В. Задание необходимого адреса регистра осуществляется подачей двоичного кода на входы ААО-А.АЗ -для канала А, АВО-АВЗ -для канала В.

Устройства управления режимом работы каналов А и В в зави-сммости от сочетания управляющих сигналов R.A, ЕС.А, WA и RB, ЕСВ, WB, поступающих на нх входы, обеспечивают следующие режимы работы: запись по каналу А; запись по каналу В; одновременную запись по каналам А н В; счнтыванне по каналу А; счнтывани: по каналу В; одновременное считывание по каналам А и В; запись по каналу А и считывание по каналу В, Причем необходимо учитывать, что при выполнении записи по како.чу-лнбо каналу усилител!! считывания этого канала должны быть установлены в состояние Выключено , а запись информации с обоих каналов по одному адресу приводит к неопределенности результата.

Двунаправленные усилители записи/считывания каналов А и В обеспечивают прием входной информации в режиме записи с 4-разрядной двунаправленной щнны DA или DB и выдачу информации на эти же щины в режиме считывания. Усилители записи/считывания каналов А и В имеют иа выходе состояние Выключено , установка которого осуществляется подачей иа вход RA нлн RB Считывание напряжения высокого уровня. Назначение выводов КР1802ИР2 приведено в табл. 3.42.

Таблица 3 41

Микросхема КР1802ВР1 представляет собой арифметический расширитель (АР) и предназначена для построения устройств, выполняющих сдвиги (арифметические, логические, циклические, влево, впрз; во, расширенные) и поиск левого единичного бита, Арифметическ /й расширитель обеспечивает сдвиг за один цикл на произвольное число

Регистр данных

Регистр параметра сддига

Схема

I . > поисна единицы

SHio-SHlk

tlgntmu-ппенсор параметра сдвига

= Схема сдвига

mso-mi

Дешифратор миг.роиомамд

Внутренние управляющие сигнапы

Схема

dbidULu признана

Схема выдачи ре- - зупьтата

Регистр расширена!

Буфер резуль-О ±1 mama

Схема признака нуля

Схема анализа пере-попнения

Буфер па-рамет- $ ра сдвига

Рис, 3 38, Структурная схема KPI802BP1

разрядов, которое предварительно может устанавливаться в пределах 0...15. Структурная схема АР представлена на рис 3.38,

Прием входчой информации и выдача результата осуществляются через двунаправленную 16-разрядную шину DO-D15. Ввод параметра сдвига (число разрядов, на которое необходимо произвести сдвиг) может производиться с шипы SHI или с шипы SHB в зависимости от значения сигнала SSH Выбор параметра сдвига . Входная информация и параметр сдвига по тактовому сигналу CLK фиксируются в соответствующих регистрах.

Вид выполняемой операции (тип сдвига или поиск левого единичного бита) задается кодом микрокоманды MNSO-MNS2 и значением старшего разряда регистра параметра сдвига, поступающими на дешифратор микрокоманд. Схема сдвига производит сдвиг входной информации, хранящейся в регистре данных, на число разрядов, указанное в регистре параметра сдвига, и через схему выдачг; результата и буфер результата выдает обработанную информацию на шипу DO-DI5. Буфер результата имеет иа выходе состояние Выключено , управление которы.м осуществляется сигналом ED Разрешение выдачи . При арифметических сдвигах вправо в схеме имеется возможность размножения знака. При выполнении различных типов сдвигов выдвигаемые разряды поступают в регистр расширения, позволяя тем самым увеличить разрядность сдвигаемого слова. При выполнении микрокоманды Поиск левого единичного бита входная информация из регистра данных поступает на схему поиска левой единицы, которая анализирует ее и определяет номер первого разряда, Находящегося в состоянии 1 (отсчет ведется от старшего 15-го раз-

15-300