Микросхема IvVii804BP2 представляет собой схему управления состоянием и сдви.-амн и чредиазнлчена для работы в составе блоков обработки данных. Микросхема производит обработку признаков состояния, поступающих из АЛУ, выполняя операции как над всем 4.разрядным словом состояния, так и над каждым битом в отдельности; формирует сигнал переноса, выбирая его из семи источников; организует 32 варианта сдвига (арифметический, логический, циклический одинарной и двойной длины и т. д.); выполняет 16 операций по формированию сигнала условия. Структурная схема КМ1804ВР2 представлена на рис. 3.52.

Признаки состояния микропроцессорного устройства Z Нуль , С Перенос , N Знак и 0V Перспотнение поступают соответственно на входную щииу IZ, 1С, IN, lOV. Их хранение и обработка осуществляются на 4-разрядных регистрах N и М, построенных на триггерах D-типа. Запись информации в регистры N и М происходит по поло.жительному фронту тактового сигнала CLK при наличии соответственно на входах WRN и WRM Заппсь в регистры N и М напряжения низкого уровня.

Информация в регистр N поступает через .мультиплексор регистра N. В зависимости от кода микрокоманды, поступивщего на входы MNSO-MNS3, в регистр N может быть записана информация с входной щины признаков состояния или с выходов регистра М, а также могут быть записаны все О или все 1 . Операции, выполняемые регистром N, делятся на: поразрядные, когда в любой из разрядов производится запись О или 1 ; регистровые, когда операция осуществляется над всем словом; операции записи, при выполнении которых записи приз::акоз состояния с входной щины I в регистр N производится либо непосредственно, либо с модификацией, например с инверсией признака переноса.

Информация в регистр М поступает через мультиплексор регистра М и может быть записана с входной щины признаков состояния, или с двунаправтенных выводов признаков состояния Y, или с выходов регистра N. Кроме того, в каждый из разрядов регистра М может быть записан О или 1 . Так же как и регистр N, регистр М позволяет выполнять поразрядные операции, регистровые и запись в регистр М с входной щпчы признаков состояния. Управление регистровыми операциями и операциями записи осуществляется сигналами, подаваемыми на входы MNSO-MNS3 Микрокоманда . Поразрядные операции выполняются с помощью сигналов разрешения записи EZ, ЕС, EN, EOV. В зависимости от значения входов MNS4, MNS5 содержимое регистра М или N, или входной шины признаков состояния через мультиплексор поступает в буфер признаков состояния и блок проверки условий. Буфер признаков состояния при наличии на входе EY Разрешение выходов Y напряжения низкого уровня выдает признаки на двунаправленную шину Y. При поступлении на вход EY напряжения высокого уровня и.ти напряжения низкого уровня на входы MNSO-.\NS5 выходы буфера признаков состояния устанавливаются в состояние Выключено , а шина Y переключается в режим приема признаков.

Блок проверки условий выполняет до 16 операций над данными, поступившими с мультиплексора признаков состояния, и формирует сигнал условия, который при наличии на входе ЕСС Разре-

yz, YC, YN, YOY IZJCJH.WV %

Нультшлетор регистра П

Регистр М

Мультиплексор регистра N

Регистр N

C,N,OV

Блок управпеиия сддигапа

Мультиплексор признаков состояния

Блон управления переносом

Буфер признаков 0 состояния

Внутренние =1> упривляюш,ие сигналы

Рис. 3.52. Структурная схема KMI804BP2

шение выхода СС нагфяжения низкого уровня выдается на вывод СС Условие прямым пли инверсным кодом.

Блок управления переносом осуществляет формирование выходного переноса СО от семи различных источников переноса в завнсп-мости от значения управляющих сигналов, подавае.мых на входы MNSO-MNS3, MNS5, MNS11, MNS12.

Блок управления сдвигами в зависимости от значения управляющих сигналов на входах A\NS6-MNS10 формирует 32 вида сдвигов. Направление сдвига определяется входом MNS10. При высоком уровне напряжения на входе MNSIO выполняются сдвиги влево, при низком - вправо. Выводы PFO, PF3, PQO, PQ3 - двунаправленное и в зависи.мости от выполняемого вида сдвига могут использоваться в качестве входов или выходов. В последнем случае возможна установка выходов в состояние Выключено , что обеспечивается подачей на вход ES Разрешение выходов сдвига напряжения высокого уровня.

Блок управления представляет собой ко.мбинационную схему, которая в соответствии с кодом поступившей микрокоманды MNSO- MNS12 формирует сигналы, управляющие различными узлами микросхемы. Назначение выводов КМ1804ВР2 приведено в табл. 3.57.

3.7.9. Микросхема КМ1804ВА1

Микросхема КМ1804ВА1 представляет собой 4-разрядный канальный приемопередатчик, предназначенный для применения в микропроцессорных системах в качестве буферного устройства для приема, хранения и передачи информации. Структурная схема КМ1804ВА1 представлена на рис. 3.53.

В состав передатчика входят: мультиплексор входных данных, регистр передатчика и выходной буфер передатчика. Входные данные, подаваемые на шину DA или DB, через мультиплексор входных данных, управляемый сигналом SED, поступают в регистр передатчика. При низком уровне напряжения на входе SED производится передача данных с шины DA, при высоком - с шины DB.

Регистр передатчика представляет собой 4-разрядный регистр, выполненный на триггерах D-типа. с записью информации по положительному фронту тактового сигнала CLK. Информация из регистра передатчика через выходной буфер, управляемый сигналом ЕВ Разрешение щины В , выдается на двунаправленные выводы ВО- 3. Выходной буфер имеет выходы с открытым коллектором и осуществляет передачу информации прн наличии на входе ЕВ напря-