При подаче на вход EWRA сигнала высокого уровня регистр Л переводится в режим хранения. При передаче информации с шииц DBO-DB7 на шину DAO-DA7 выходной буфер А должен быть переведен в состояние Выключено подачей на вход ЕА Разрешение выходов DA сигнала высокого уровня.

Функционирование регистра В, триггера ф.ига FLB и буфера В происходит аналогично функционированию регистра А, триггера флага FLA и буфера .А при подаче соответствующих сигналов. Назначение выводов КМ1804ИРЗ приведено в табл. 3.62.

3.7.14. Микросхема КМ1804ГГ1

Микросхема КМ1804ГГ1 представляет собой геиераюр тактовых импульсов (ГТИ) с микропрограммным управлением и предназначена для Тактирования различных узлов устройств обработки данных, построенных на базе МПК серии КМ1804. Структурная схема ГТИ представлена на рис. 3.58.

Генератор опорной частоты представляет собой инвертирующиГ! усилите.щ, который с помощью минимального числа внешних элементов может быть использован в качестве кварцевого генератора, LC-генератора или формирователя для вненшего тактового сигнала, поступающего на вход FC1. Внешние элe,eIты подключаются к выводам FC1, FC2. Выходной сигнал генератора опорной частоты поступает на регистр управления состоянием и через выходной буфер на вывод F.

Регистр управления микроцнклом (РУМ) представляет собой 3-разрядный регистр, предназначенный для приема и хранения кода управления длительностью мнкроцикла, поступающего на входы С01-СОЗ. В зависимости от кода на выводах С01-СОЗ длительность микроцикла может программироваться от 3 до 10 периодос частоты опорного генератора. Запись в регистр управления микроциклом осуществляется в конце микроцикла выходных фаз, когда на выходе Ф1 (сЬаза I) присутствует сигнал низкого уровня. При переходе сигна..л на выходе Ф1 в состояние высокого уровня РУ.М переводится в режим хранения.

Блок логики управления состоянием представляет собой совокупность комбпнациоиных схем, которые на основании информации о заданном режиме работы и о текутцем состоянии ГТИ формируют ьяформацию о следующем состоянии, поступаюшую на входы регист-рз управ тения состоянием. Регистр управления состоянием состоит из шести D-триггеров, запись информации в которые происходит Ни фронту сигнала, вырабатываемого генератором опорной частоты. Регистр управ.шния состоянием формирует четыре тактовых сигналг, которые через выходной буфер поступают на выводы Ф1-Ф4. В з.-внсимости от состояния входных управ.шющих сигналов на выводах Ф1-Ф4 можно получить восемь различных комбинаций выходных сигналов с программируемой длительностью.

Блоки управления режимами обеспечивают четыре режима рт-боты ГТИ: работа, приостановка, пошаговый режим и ожидатнс, которые задаются при определенных сочетаниях входных управляющих сигналов. При поступлении на вход START сигнала низкого уровня, а на вход HALT - высокого устанавливается режим Работа , при обратном сочетании этих сигналов - режим Приостановка . Приостановка происходит в первой или последней части микро-

HALT

START

cost

COSO

RESET

Генератор

опорной

частоты

Регистр управления нанроцинлом

Блон логина управления состояниеп

т-т.

Разрешение

Блон управления режим а пи: Равота Приостановка, Пошаговый режип

Выходной буфер

Регистр управления состояниеп

Выходной буфер

в1Л0К

управления режипоп работы

Ожидание

WATT

EWAIT РВУ ROWAIT

Рис. 3.58. Структурная схема КМ1804ГГ1

Таблица З.бЗ

цикла в момент времени, определяемый управляющим сигналом COS. В режиме Приостановка управляющими сигналами COS0 и C0SI обеспечивается прохождение одного микроцикла - пошаговый режим. Режим Ожидание состоит в растягивании микроцикла и служит для синхронизации центрального процессора с другими, бо.тео медленными устройствами вычислительной системы. Индикация режима работы ГТИ осуществляется сигнало.м на выводе WAIT Ожидание . При наличии на выводе WAIT напряжения высокого уровня выполняется режим Работа , при наличии напряжения низкого уровня - режим Олгидание . Назначение выводов КМ1804ГГ1 приведено в табл. 3.63.

3.7.15. Микросхема КМ1804ВН1

Микросхема КМ1804ВН1 представляет собой микропрограммн-руемый контроллер векторного прерывания, который предназначен для приОритетной обработки запросов прерывания, поступающих по восьл5и линиям от различных устройств микропроцессорной системы Возмол<ность наращивания микросхем КМ1804ВН1 позволяет создавать системы приоритетного прерывания с любым число.м уровней, кратным восьми.

Микросхема КМ1804ВН1 допускает установку порога приоритета, при этом обрабатываются только те запросы прерывания, которые имеют приоритет выше установленного порога. Микросхема по зволяет осуществлять маскирование отдельных запросов прерывания, что ускоряет реакцию системы на срочные запросы. Структурная схема К,М1804ВН1 представлена на рис. 3.59.

Восьмиразрядный регистр прерывания (РП) служит для запоминания запросов прерывания, поступающих на входы IRO-IR7 в виде отрицательных импульсов или сигналов низкого уровня. Прн наличии на входе COS Управление режимом сигнала низкого уровня РП производит защелкивание запросов прерывания, поступающих в виде отрицательных импульсов. При высоком уровне напряжения на входе COS РП реагирует на запросы прерываний, поступающие в виде сигналов низкого уровня. Очистка каждого разряда РП осуществляется индивидуальным сигналом, вырабатываемым схемой очистки этого регистра.

Регистр маски имеет восемь разрядов, соответствующих восьм!! разрядам регистра прерывания. Двунаправленные выводы OR0-0r7 служат как для загрузки, так и дпя чтения регистра маски, С помощью отдельных микрокоманд имеется возможность загрузкп и очистки как всего регистра маски, так и отдельных его разрядов. Устройство маскирования и схема обнаружения запроса прерывания сигнализируют о появлении запроса на любом незамаскированном входе прерывания.

Шифратор приоритета формирует двоично-кодированный вектор прерывания, указывающий незамаскированный запрос прерывание! с высши-ч приоритетом. Трехразрядный вектор прерывания через буфер вектора, имеющий на выходе состояние Выключено , носту-плет на выходную шину VECO-VEC2, Одновременно вектор прерывания записывается в регистр вектора и используется затем для очистки РП.

Трехразрядный регистр состояния определяет низший приорг-тет, при котором запрос прерывания будет разрешен. Двунаправлен-