N3 СП

0R0-0I!7\

ffpipep паски

Схвпа очистки регистра прерывания

Регистр прерывания

Схепа обнаруоне

ния запроса прерывания

Регистр вектора

R

sy g 5J

Шифратор приоритета

Регистр состояния

Схепа сравнения

Буфер состояния

Буфер вектора

ipopnupo -ватель сигнала

прерывания

Триггер

ЕЛ-kSA

Тригир разрешения пладшеи

ерупрь/

Внутренние управляюиие сигналы

Рис. 3.59. Структурная схема КМ1804ВН1

ные выводы SAO-SA2 служат как для загрузки, так и для чтещ-л регистра состояния При выполнении определенных микрокома д в регистр состояния записотается текущий вектор приоритета, нм-крементированный на единицу с помощью схемы инкремептора.

Схе.ма сравнения сигнализирует о том, что вектор прерывап.,т больше или равен содержимому регистра состояния. Формироватс, сигнала прерывания вырабатывает сигнал 1NT Прерывание , на основании которого центральный процессор останавливает выполнен- е текущей программы и вызывает программу обслуживания прерыз , ния Кроме того, формирователь сигнала прерывания выдает сигналы DEP, DES СО, используемые при объединении нескольких мп . росхем К.\П804ВН1. Для этих же целей используется сигнал П. Признак , поступающий с триггера разрешения младшей группу

Дешифратор микрокоманд в соответствии с кодом микрокоманды MNSO-MNS3 вырабатывает управляющие сигналы для bci х функциональных узлов микросхемы. Выполиепне микрокоманды ot,-ществляетея при подаче на вход EMNS сигнала низкого уроьи:: Назяачетше выводов КМ1804ВН1 приведено в табл. 3.64.

Таблица 3 64

3.7.16, Микросхема КМ1804ВРЗ

Микросхема КМ1804ВРЗ представляет собой расширитель приоритетного прерывания и предназначена для совместной работы со схемой КМ1804ВН1 для увеличения числа запросов при построеи.ии многоразрядных блоков прерывания микроЭВМ.

r-ts-

Рис 3 60 Структурная схема K-M1804BP3

Микросхема !<,М1804ВРЗ позволяет обрабатывать сигналы, поступающие от восьми схем векторного прерывания KMi804BHl, что обеспечивает 64 уровня прерывания, а также устанавливает порядок очередности их прохождения.

Структурная схема КМ1804ВРЗ представлена на рис. 3,60. Расширитель приоритетного прерываипя представляет собой управляемый шифратор осуществляющий кодирование восьми входных сигналов DO-D7 в соотве!етвующий двоичный код, выдаваемый иа выходы Y0-Y2. Управление птфратором осутцсствляется сигналом ЕЕХ1, при низком уровне которого разрешается работа шифратора. На выходе ЕЕХ2 Выход расширения формируется сигнал низкого уровня при наличии сигнала низкого уровня иа входе ЕЕХ1 и отсутствии сигналов низкого уровня иа входах DO-D7. Сигнал ЕЕХ2 используется для разрешения работы схемы с низшим приоритетом при построении многоразрядных устройств обработки прерываний.

Таблица 3.65

Примечание. 1 - сигнал высокого уровня; О - сигнал низкого уровня; Z -состояние Выключено ; X - состояние безразлично.