ления магистралью контроллеру шин КР1810ВГ88, а сам перестраивается для работы в ус.ювиях сложной мультипроцессорной системы. Назначение выводов КР1810ВМ86 приведено в табл. 3.69.

3.8.2. Микросхема КР1810ГФ84

Микросхема КР!810ГФ84 представляет собой генератор тактовых импульсов (ГТИ) и используется в качестве задающего устройства для микропроцессорных комп.гектов на базе серии KP18Ur Структурная схема КР1810ГФ84 приведена на рис. 3.64.

Частота опорного генератора задается с помощью внешне10 кварцевого резонатора, который подключается к выводам XTALI и XTAL2, Частота опорного генератора в три раза превышает требуемую тактовую частоту на выходе CLK. Выход опорного генератора подается на вывод OSC. В качестве источника частоты в схеме ГТИ может использоваться как внутренний опорный генератор, так и внешний генератор, сигналы с которого поступают на вход EF!. Управление осуществляется сигналом Р/С Выбор задающей частоты . При наличии на входе F/C сигнала низкого уровня в качестве источника частоты используется опорный генератор, при наличии на входе Р/С сигнала высокого уровня источником частоты является внешний генератор, причем его частота должна в три раза превышать требуемую па выходе частоту сигнала CLK.

Де.штель частоты Р/3 формирует выходные импульсы скважностью 3 с частотой, равной 1/3 частоты опорного генератора OSC или внешнего генератора EPI, которые через формироватеть сигналов СЕК поступают на выход СЕК микросхемы н обеспечивают управление устройствами, работающими на МОП-уровнях. Делите.1Ь частоты F/2 формирует выходные импульсы PCLK скважностью 2

АЕИг

ФормироЗа-тель сигнала READY

XTAL1

XTALZ

TANK

Опорный генератор

CSYNC

READY

ФортроВа-тель сигналов CLK

РсрпироВа-тепь сигнала RESET

Делитель частоты

PCLK

RESET

Рнс. 3.64. Структурная схема КР1810ГФ84

с частотой, равной 1,/2 частоты сигнала CLK, п обеспечивает управление устройствами, работающими на ТТЛ-уровнях. Формирование выходных сигналов CLK и PCLK происходит прн наличии на входе CSYNC Синхронизация сигнала низкого уровня. При поступлении на вход CSYNC сигнала высокого \ ровня выходы CLK и PCLK переводятся в состояние высокого уровня.

Одновременно с помощмо сигнала CSYNC предусмотрена возможность синхронной работы нескольких генераторов КР1810ГФ84, при этом входы CSYNC всех генераторов обьединяются и синхронизируются внешним генератором.

Микросхема КР18!0ГФ84 формирует управляющие сигналы RESET Установка и READY Готовность , синхронизированные сигналом CLK Сигнал RESET вырабатывается при поступлении входного сигнала RES и используется для установки микропроцессора в исходное состояние. Сигнал READY свидетельствует о готовности внешних устройств к обмену с микропроцессором и вырабатывается на основе входных сигналов RDY1, RDY2 и AEN!, AEN2, поступающих от внешних устройств. Назначение выводов КР1810ГФ84 приведено в табл. 3.70.

Таблица 3.70

3.8.3. Микросхема КР1810ВГ88

Микросхема КР1810ВГ88 реализует функции контроллера шины и предназначена для работы в составе микроЭВМ, выполиеиной на базе микропроцессора КР1810ВМ86. Контроллер шины организует обмен данными между локальной шиной микропроцессора и снс-

5f

Пешифратр состояний

Формирователь номанВных сигналов

МВОС

AI1WC

roi/s

Управляющая логина

Формирователь управляющих сагнапов

DT/R

темной шиной при условип, что микропроцессор имеет доступ к управлению шиной Структурная схема КР1810ВГ88 представлена на рис. 3.65. Рассмотрим назначение основных узлов Дешифратор состояний в зависимости от состояния микропроцессора КР1810ВМ86, определяемого сигналами SO-S2, организует выполнение следующих операций считывание данных из памяти; считывание данных ш устройства ввода/вывода (УВВ); запись данных в память; подтверждение прерывания; запись данных в УВВ.

Управляющая логика в зависимости от состояния сигнала IOB определяет режимы работы выходных формирователей командных и управляющих сигналов. Высокий уровень напряжения на входе ЮВ разрешает контроллеру работу как с шиной ввода/вывода, так

МСЕ/РВЕВ

Рис. 3.65. Структурная схема КР1810ВГ88

Таблица 3.71