внутреннее ПЗУ команд и имеются выводы, позволяющие подключить внещние ЗУ с организацией 1КХ8 бит. Структурная схема КР1820ВЕ1 представлена на рис. 3.71.

Адресное пространство ЗУ разбито иа 16 страниц но 64 слова. Такая организация памяти команд обусловлена спецификой выполнения команд передачи управления, что позволяет осуществлять переход как внутри текущей страницы ЗУ, так и в другую страницу. Адресация ЗУ осуществтяется 10-разрядным счетчиком команд. Четыре старших разряда счетчика команд определяют номер стращ;-цы ЗУ, шесть младших - номер слова в странице. Содержимое счетчика команд с каждым командным циклом увеличивается иа единицу, если выполняемая команда не является командой передачи управления. По командам передачи управления осуществляется как полная, так и частичная замена содержимого счетчика команд. Причем при выполнении некоторых типов команд передачи управления (например, переход к подпрограмме) одновременно с записью в счетчик команд нового адреса (адреса подпрограммы) происходит сохранение старого значения счетчика команд - адреса возврата. Адрес возврата записывается в верхний уровень сгека - регистр SA. Стек организован в виде трех 10-разрядных регистров SA, SB, SC и обеспечивает три уровня вложения подпрограмм.

Система команд насчитывает 49 команд: 27 однобайтовых и 22 двухбайтовых. Однобайтовые команды в основном выполняются за один командный цикл, двухбайтовые - за два.

Десятиразрядный адрес текущей команды, хранящийся в счетчике команд, через порт РО поступает на внешнее ЗУ команд. Выбранная из ЗУ 8-разрядная команда через выводы РОО-Р07 порта РО передается в дешифратор команд, который в зависимости от кода операции команды фор.мирует комплекс сигналов, управляющих работой различных узлов микросхемы. Работа порта РО в режиме вывода адреса или ввода данных (команды, операнда) синхронизируется сигналом FLA/D, выдаваемым 0.\\ЭВ,\1 в каждом командном цик те.

Оперативное ЗУ дант1ых ОМЭВМ объечох( 256 бит организовано в виде четырех регистров, каждый из которых состоит из шестнадцати 4-разрядных ячеек. Адресация 4-разрядной ячейки ОЗУ осуществляется с помошьто регистра В. Два старших разряда регистра В (BR) определяют выбор одного из чо1ырех регистров ОЗУ, а четыре младших разряда (BD) осуществляют выбор одной из 16 ячеек. Содержимое ячейки ОЗУ (Oжeт направляться в различные узлы микросхемы: аккумулятор, АЛУ, регистр Q, регистр последовательного ввода/вывода и через регистр BD ттередаваться в выходной регистр D

Четырехразрядное АЛУ выполняет операции сложения, пересьп-ки, инкремента, декремента, ИСКЛЮЧАЮЩЕЕ ИЛИ над поступающими на его вход операндами. Результат операции заносится в аккумулятор, который является основным рабочим регистром. Через него осуществляется загрузка ОЗУ, ввод/вывод данных через регистр Q, обмен данными с регистром последовательного ввода/вывода. Возникновение переполнения в АЛУ фиксируется схемой переноса, которая совместно с регистром режима EN управляет выходам SK Управляемые синхроимпульсы .

Режимы работы различных узлов микросхемы определятотся состоянием отдельных разрядов 4-разрядного регистра релстма EN, загрузка которою производится специальной гсомандой. Младший

РО?, Р09

P00-P07

Ппрщ РО А

RESET

Счетчик копанд

Дешифратор когаид/лагика уарадления прописноп

Регистр режипа

1 I

На внутреиние узпы пииросхепы

Стек SA SB SC

Адрес ячейки

FLA/D

Адрес ячеики

Порт D и регистр D

по-пз

Аккупулятор

Арисрп гличес-ко-логичеснпг устройство

Схема переноса

Порт S и регистр по~ следов1-,ч1ель-

ного ввода/вывода

-7--

Регистр Q -ту-

Парт L

регистр О

й /)/?; IN

Рис. 3.71. Структурная схема КР1820ВЕ1

Порт IL

IN0-TN3

разряд этого регистра определяет режим работы регистра последовательного ввода/вывода SI/0 (при ENO=! - режим двоичного счетчика, при ENO = 0 - режим сдвигового регистра). Старший и младший разряды регистра режима управляют выводами SO Последовательный вывод и SK Управ.гяе.мые синхроимпульсы . Второй разряд регистра EN (EN1) используется при обработке запросов прерывания. Разряд EN2 управляет передачей тшформации через порт L.

Ввод/вывод информации в 0M3B.\L ocj шесгвляется с [ю.мощью команд ввода/вывода через пять портов: G, L, Ш, D, S. Двунаправленный 4-разрядный порт G совместно с регистром G позволяет осуществлять ввод информацш! непосредственно в аккумулятор и вывод содержимого ячейки ОЗУ или поля операнда команды на выводы GO-G3. Восьмиразрядный двунаправленный порт L обеспечивает вывод информации, хранящейся в регистре Q, и ввод информации, поступающей иа выводы L0-L7, в аккумулятор (четыре младших разряда) и в адресованную ячейку ОЗУ Выводы порта L имеют на выходе состояние Выключено и обладают повышенной нагрузочной способтюстью, что позволяет подключать к ним непосредственно светоизлучающие диоды и лнакосинтезир) ющие индикаторы. Данные с 4-разрядиого входного порта IN заносится в аккумулятор. Кроме того, через младший и старший разряды порта IN данные могут приниматься в асинхронном режиме (по перепаду входного сигнала с высокого уровня на низкий), сохраняться в 2-разрядном регистре IL и по специальной команде направтяться в аккумулятор. Через 4-разрядный выходной порт D на выходы DO-D3 выдается содержимое регистра BD. Порт S - последовате.тьний порт ввода/вывода, обеспеччвгющнй синхронный обмен данны>ш с внешними устройст-взми.

В О.МЭВ.М в качестве входа запроса прерывания используется вход IN1. Обработка запроса прерывания осутцсствляется при выполнении следующих условий: разряд 1 регистра EN установлен в I ; сигнал запроса прерывания удерживается на время не менее двух командных циктов; закончено выполнение текущей команды.

При выполнении прерывания в верхний уровень стека записывается увеличенное на единицу значение счетчика команд (ранее записанные адреса возвратов опускаются на более нижние уровни), а первый разряд регистра EN устанавливается в О , блокируя последующие прерывания. При этом в счетчик команд автоматически заносится адрес первой команды подпрограммы обработки прерываний. Для разрешения последующих прерываний необходимо непосредственно перед командой возврата из подпрограммы обработки прерывания выполнить команду загрузки регистра режима.

В качестве тактового генератора для ОЛ\ЭВМ может использоваться как внешний генератор, подключаемый ко входу CLKI микросхемы, гак и внутренний, частота которого задается с по.мошью кварцевого резонатора или RC-цепи, подключаемых к выводам CLKI и CLKO микросхемы. Длительность машинного цикла задается делителем частоты и составляет lOTjp, где Tclk период частоты тактового генератора. Диапазон рабочей частоты 1,6...4 МГц.

Схема начальной установки производит очттстку аккумулятора, всех основных регистров и счетчика команд. Осуществляется это лв-томатически при включении питания при условии, что время нарастания напряжения питания не превышает 1 мс. В противном случае