Номер вывода

Обозначение

Назначение

8-5, 3, 33. 10, 9 21 - 18, !4-11 26, 15, 16, 27

28-31

33 35, 34 40-37

CLKO CLKI RESET POO-Р07 LO-L7 IN0-!N3

GND SI SO SK

G0-G3 SKIP rLA/D P08-P09 DO-D3

Выход ГТИ Вход ГТИ Установка

Порт РО (0-7 разряды) Порт L (ввод/вывод) Шина ввода информации +5 В Общий

Последовательный ввод Последовательный вывод Управляемые син.хронмпуль-сы

Порт G (ввод/вывод) Пропуск команды Управление шиной A/D Порт РО (8, 9 разряды) Шнна вывода информации

ко входу RESET необходимо подключить RC-цепь и диод, повышающие надежность начальной установки.

В процессе работы ОМЭВМ начальная установка осуществляется подачей сигнала низкого уровня на вход RESET. Длительность этого сигнала должна быть не менее трех машинных циклов. Ячейки ОЗУ могут быть очищены только программным путем. Назначение выводов КР1820ВЕ1 приведено в табл. 3.76.

Глава 4,

Интегральные микросхемы запом4нающих устройств

4.1. Основные характермстгкм

Расширение областей применения современной вычислительной техники вызвало быстрое увеличение числа ЭВМ различных классов. Постоянная тенденция к усложнению задач, рещаемых на ЭВМ, требует, в свою очередь, увеличения объема и ускорения процесса вычислений. Однако скорость решения любой задачи на ЭВМ ограничена временем обращения к па.мяти ЭВМ, т. е. к оперативному запоминающему устройству (ОЗУ). Получившее большое развитие в ЭВ.М первого и второго поколений ЗУ на ферритах не позволяло сущест-

веино уменьшить время обращения к ОЗУ. Даже при умеиьщепии диаметра сердечников ферритов до 0,3 мм удавалось получить время обращения к ОЗУ, равное 0,5 мкс. Кроме того, память иа феррнта.х изготавливается с помощью довольно сложиы.х операций по прошивке сердечников проводами, что делает такие устройства иетех-нологичнымн. Развитие микроэлектроники позволило для построения ЗУ применять полупроводниковые этементы иа основе биполярных и МОП-структур.

В табл. 4.1 сравниваются характеристик!! ОЗУ, выполненных на различной элементно-технологической основе [I]. Из таблицы видно, что на биполярных [раизисторах целесообразно конструировать скоростные ЗУ с информационной емкостью до 10 бит. Запоминающие устройства на МОП-структурах обладают емкостью 10 бит при умеренном быстродействии. На ферритовых сердечниках можно получать ЗУ с объемом памяти более бит, обладающие невысоким быстродействием. Однако особое достоинство магнитных ЗУ-возможность хра!:ения информации без энергопотребления.

Применение полупроводниковых структур позволяет существенно увелттчить быстродействие, уменьшить массу, габаритные размеры и увеличить надежность работы ЗУ. Постепенно удается исключить мноенс переходные согласующие элементы - интерфейсы между процессорными и ЗУ ЭВМ вследствие применения одтютиппой эле-меиттгой базы [1]. В последние годы благодаря совершенствованию биполярных микросхем, а также расширению серий микросхем на .МОП-структурах были созданы элементы статических ЗУ на биполярных, а также на р- и п-канальных МОП- и КМОП-траизисторах. Создание ЭСЛ-схем с уменьшенными глубинами р-п переходов привело к появлению ЭСЛ ЗУ с временем выборки менее 6 пс. Схемы .МОП на транзисторах с двухуровневым поликремиисм и с обедненными нагрузками позволяют значительно снизить площадь элементов ЗУ и потребляемую мощность. На всех этапах развития средств вычислительной техники (ЭВМ, цифровые устройства обработки информации) эффективное использование аппаратурных и программных средств во многом определяют полупроводниковые ЗУ.

4.2. Элементы запоминающих устройств

Матричные или регистровые ЗУ построены па основе запоминающих элементов (ЗЭ). Изменяя схемы их соединения между собой, можно реализовать различные способы выборки информации из ЗУ, Рассмотрим более подробно элементы ЗУ различных технологических исполнений; биполярные и полевые (МОП, КМОП и МНОП),

4.2.1. Запоминающие элементы на биполярных транзисторах

Статическое ЗУ на биполярных транзисторах представляет собой матрицу ЗЭ, каждый из которых может находиться в одном из устойчивых состояний. Таким элементо.м обычно является триггер. На ЗЭ строится накопительная матрица памяти - основа ОЗУ. Информация записывается в ОЗУ и счнтывается из него согласно потребностям процессора ЭВМ. Современная технология позволяет получить на одном кристалле биполярной микросхемы ОЗУ иа 16 384 бит с временем выборки менее 150 нс, снабженное схемами управления. Построение (организация) матрицы определяется способом выборки (опроса) ЗЭ при записи или считывании.

На биполярных структурах строятся и быстродействующие но-сгоянпые ЗУ (ПЗУ), назначение которых-хранить программу работы вычислительного устройства или генерировать стандартный неменяющийся цифровой сигнал.

В структурной схеме матрицы с пословной выборкой и одной ступенью дешифрации (рис. 4.1, а) одна строка образует слово из пт разрядов На схеме символами А1, А2, An обозначены адресные, а Р1, Р2, Рт - разрядные шины. Как видно из схемы, адресные шнны электрически связаны с каждым ЗЭ одного слова, в то время как разрядные шины иIeют связь с ЗЭ одноименного разряда всех слов. При наличии в адресной шине А, сигиата выбора i-ro слова, соответствующего высокому уровню, состояние кал<дого нз ЗЭ в этом

слове может быть счи1ано по разрядным шинам Р1, Р2..... Рщ. Если

необходи\10 записать информацию по выбранному атресу А, на разрядные шипы Р1, Р2, .., Рп, подается этектрическии сигнал 1 нли <0 , который попадает на каждый и.з ЗЭ i-й строки- ЗЭ,\, ЗЭ,2, .., ЗЭ.,

На упрошенной структурной схеме ье показаны устройства управления матрицей (дешифратор с адресными формирозателямп, усилители считывания и записи), которые для повыщенпя надежноеги работы ОЗУ изготавливаются иа одном кристалле с матрицей

В структурной схеме двухкоордпсатнои матрицы с двумя ступе-нях(н дешн<!1рациг1 (рис, 4.1,6) ЗЭ выбирается с помонтью двух адресных Шин. При налччии сигнала, соответствующего уровню лог 1, на адресных шинах XI, Y1 будет выбран только ЗЭ1. Его состояние можно считывать но общей для всех элементов разрядной шине Р Чтобы записать Ь> в выбранный ЗЭ, по разрядной шиие необходимо подать сигнал, также соответствующий уровню лог. 1. Эта организация .матрицы позволяет оперировать тп-одчоразряД1!ыми словами.

Простейшим ЗЭ служит схема RS-трнггера, которую можно построить из двух инверторов (рис 4.2, а). Эмиттеры миогоэмиттериых транзисторов VT1, VT2, обозначенные цифрой 1, соединены с адрес-