П.,1ходы шифратора подклюиаются к выходам Y0-Y2 через выход. i,i,ie буферы, имеющие иа выходе состояние Выключено . Унр иь ch.ie выходными буферами осуществляется сигна.-юм, который ф мируетсл схемой разреишния выхода, в соответствии с тзбт 3 0,5 Назначение выводов К.М1804ВРЗ приведено в тябт. 3 66.

Таблица 3 f 5

3.7.17. Микросхема КМ1804ВУ5

Микросхема КАИ804ВУ5 представляет собой 4-разрядную микропроцессорную секцию, предназначенную для формирования и обработки адресов как на машинном (адресов команд и операндов в оперативной памяти), так н иа микропрограммном уровне (адрес i-ция микропрограммной памяти). Микросхема имеет возможность наращивания разрядности до любой, кратной четырем, с организацией последоватеЛ!.ного и ускоренного переноса; выполняет 32 инструкции формирования адреса, 16 из которых являются условными па состояние внешнего входа кода условия; обеспечивает 12 различныч модификаций относительной адресации. Структурная схе\!а КМ1804ВУ5 представлена на рис. 3.61.

Сумматор формирует сумму операндов, поступающих на е,3 входы с коммутаторов к и В. Результат суммирования через буфе,) адреса, управляемый сигналом EDY Разрешение выходов DY , поступает на выходную игину DY0-DY3. При подаче на вход EEY сигнала высокого уровня выходы DYO-DY3 устанавливаются в стояние Выключено .

Коммутатор А позволяет выбрать в качестве операнда А сод.р-я<и>,!ое ре-истра адреса, или информацию с тины D, или нуль. К -мтатор В ноззо,1яет выбрать в качестве операнда В содержимое регистра адреса, нли сче1чика адресов, или стека или нуль. На.п-чие входного сигнала переноса ClSiVl, а такн<е выходных сигна.пв переноса СО,.. GS.l, PSM позволяет соединить сумматоры микросхем КМ1804ВУ5 как по схеме с последовательным переносом, tik и по схеме с ускоренным переносом.

Счетчик адресов состой i из инкремептора и 4-разрядного регистра, выполненного на D-триггерах, Информация, поступаюиР1Я с выхода инкременторл, записывается в D-триггеры по положите >; ному фронту тактового сигнала CLK в конце выполнения кажл1Й микрокоманды формирования адреса. Запись в счетчик через ком-

CISff

CICT

во-вз

Счетчик адресов

Нотутатор i>j регистра адреса

Регистр адреса

Котутатор

стека

Стен

Коппутатзр

CDCT

--г

FLHIN

Ропкнта ::ор

COSH

OSfi

PSf1

Сдтатор -

Внутренние управлчюии сигналы

Па внутренние уз/,ы

¥ DY0-BY3

Рис 3.61. Структурная схема KM1804B.V5

мутатор счетчика адресов осуществляется из сумматора или счет, чика адресов В зависимости от вьшолияемой микрокоманды счетчик адресов может работать в режиме хранения или в режиме записи информации. При работе счетчика в режиме записи сигнал высокого уровня на входе CICT позволяет записывать в счетчик адресов пи. формацию с выхода коммутатора, увеличенную на единицу. При н i. личин на входе CICT сигнала низкого уровня информация в счег1 адресов записывается без изменения. Па.шчне сигналов CICT и СО-Г позволяет соединять счетчики адресов микросхем К.\и804ВУ5 г;, схеме с последовательным переносом

Регистр адреса состоит из четырех D-триггеров, запись инф -п-мации в которые осуществляется по положительному фронту тактового сигнала CLK. Информация записывается в регистр через kov-мутатор регистра адреса из сумматора или с щины 00-0,3. Прн н.э. личип сигнала низкого уровня на входе EWR Разрешение записи.) запись информации в регистр адреса осуществляется независимо от входных си1 налов управления MNSO-MNS4, СС, EMNS. При высоком уровне сигнала на входе EWR запись в регистр адреса происходит только при выполнении соответствующих команд.

Стек представляет собой оперативную память с организацией !7 четырехразрядных слов. Запись в стек через коммутатор стека производится с шины О или со счетчика адресов. Адрес последнего слова, записанного в стек, хранится в указателе стека. При записи в стек содержимое указателя стека увеличивается на 1, при считывании - уменьшается на I. Денщфратор микрокоманд представляет собой комбинационную схему, которая на основании входных сит налов MNSO-MNS4, EMNS, СС формирует управляющие сигналы, необходимые для работы различных узлов микросхемы. Назначение выводов КМ1804ВУ5 приведено в табл. 3.67.

Таблица 3 67

Номер вывода

Обозначение

Назначенце

Микрокоманда Шина данных Выходная шина данных Стек заполнен Стек пуст

Вход переноса в счетчик Разрешение выходов DY Выход переноса из счетчика Вход переноса в сумматор Генерация, распространение переноса из сумматора Выход переноса из сумматора Общий

Тактовый сигнал Разрешение записи в регистр Разрешение микрокоманды Вход условия -f 5 В